首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 可测性设计

可测性设计 文章 进入可测性设计技术社区

一种安全可控的SoC可测性设计

  • 提出了一种安全可控的可测性设计DFT(Design For Test)。DFT既能够完成对SoC的测试,又能保障SoC自身敏感信息和关键技术的安全。
  • 关键字: SoC  可测性设计  信息安全  

嵌入式存储器的测试及可测性设计研究

  • 引言 近年来,消费者对电子产品的更高性能和更小尺寸的要求持续推动着SoC(系统级芯片)产品集成水平的提高,并促使其具有更多的功能和更好的性能。要继续推动这种无止境的需求以及继续解决器件集成领域的挑战,最
  • 关键字: 嵌入式存储器  测试  可测性设计    

一种针对多级串联模拟电路的可测性设计技术

  • 摘要:随着集成电路的发展,测试难度的增加,可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构,该结构大大提高了电路内系统模块的可测试性,减少了需要额外引出的I/O数,同时不随内部模块
  • 关键字: 多级  串联  模拟电路  可测性设计    

一款雷达芯片的基于扫描路径法可测性设计

  • 针对一款雷达芯片电路采用基于扫描路径法的可测性设计,在设计过程中采用时钟复用技术、IP隔离技术,以及针对具体的时钟产生电路采用了其他特殊处理技术;通过采用多种恰当有效的可测性设计策略后,大大提高了该芯片电路可测性设计的故障覆盖率,最终其测试覆盖率可达到97%,完全满足设计指标的要求。
  • 关键字: 雷达芯片  可测性设计  路径    

基于SRAM的FPGA连线资源的一种可测性设计

  • 本文提出在FPGA芯片内插入多条移位寄存器链的方法,可使测试开关盒连线资源的时问比传统的测试方法和已有的一种方法时间上减少了99%以上,大大降低了测试的时间,降低了测试成本,并且消耗的硬件面积比大约在5%左右,在可接受的范围内。
  • 关键字: SRAM  FPGA  资源  可测性设计    
共5条 1/1 1

可测性设计介绍

您好,目前还没有人创建词条可测性设计!
欢迎您创建该词条,阐述对可测性设计的理解,并与今后在此搜索可测性设计的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473