首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 凸点密度

凸点密度 文章 进入凸点密度技术社区

Intel宣布全新混合结合封装:凸点密度猛增25倍

  • 在Intel的六大技术支柱中,封装技术和制程工艺并列,是基础中的基础,这两年Intel也不断展示自己的各种先进封装技术,包括Foveros、Co-EMIB、ODI、MDIO等等。Intel又宣布了全新的“混合结合”(Hybrid Bonding),可取代当今大多数封装技术中使用的“热压结合”(thermocompression bonding)。据介绍,混合结合技术能够加速实现10微米及以下的凸点间距(Pitch),提供更高的互连密度、更小更简单的电路、更大的带宽、更低的电容、更低的功耗(每比特不到0.0
  • 关键字: Intel  封装  凸点密度  
共1条 1/1 1

凸点密度介绍

您好,目前还没有人创建词条凸点密度!
欢迎您创建该词条,阐述对凸点密度的理解,并与今后在此搜索凸点密度的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473