VHDL超高速集成电路硬件描述语言是随着集成电路系统化和高度集成化逐步发展起来的，是一种用于数字系统设计、测试，面向多领域、多层次的IEEE标准硬件描述语言。
关键字：
VHDL Max+PlusⅡ EDA
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步。
关键字：
VHDL 串口通信 PC机
基于单片机和CPLD的DDS正交信号源，其频率幅度可精密控制，扩展输出频率达300 kHz，增加扫频输出功能。采用红外键盘控制频率和幅度，采用液晶同步显示信号的频率和幅度；输出端产生正弦波、方波、三角波、锯齿波，梯形波、短形波、频率突变的方波、尖脉冲数字信号等，且具有扫频输出的功能。测试结果表明，系统稳定可靠，人机交互界面友好，操作简单方便。
关键字：
DDS 正交信号源 CPLD 滤波器 DT9205 AT28C64
本文提出一种基于CPLD的简易字符叠加器，具有成本低、抗干扰性能好等特点，适用于视频监控。由于采用了CPLD器件，增强了系统集成度和设计灵活性。
关键字：
字符叠加器 RAM CPLD VHDL
功能强大的EDA开发软件和专业的综合工具的不断发展，使应用VHDL进行PLD设计变得更简单、更快捷。但决不能忽视VHDL语言的使用。随着所设计电路规模的增大，对有限的芯片资源的利用率问题就显得尤其重要。在不影响速度要求前提下，应尽可能地进行面积优化。适当地进行编码是优化设计的重要保障，对高质量、高效率地完成VHDL是十分有意的。
关键字：
VHDL 编码 面积优化
针对开关磁阻电机APC方式，本文介绍了一种基于CPLD的纯硬件控制方式。该系统采用一台1KW 6/4结构开关磁阻电机作为机电能量转换装置，采用EP1K30TC144-3型CPLD(复杂可编程逻辑器件)和外围电路构成数字控制器。实验结果表明，本文提出的开关磁阻电机纯硬件控制系统在实践上是可行的，基于CPLD的纯硬件控制器可获得优良的控制效果。
关键字：
开关磁阻电机 APC CPLD
无论是在通讯，消费电子，计算还是工业领域，MAX II CPLD都是进行控制路径应用最好的选择，这些应用都受成本和功耗预算的约束。MAX II器件提供更低的架构、更低的功耗以及更高的密度，使之成为复杂控制应用的最理想的解决方案，包括那些以前不可能采用CPLD的应用。
关键字：
MAXII 控制路径 CPLD
MAX® II CPLD 体系结构中两个独特的功能是其他 CPLD 所不具有的：内部振荡器和 8 Kbits 非易失用户闪存 ( 请参考图 1) 。
关键字：
MAX®II 体系结构 CPLD 独特功能
CPLD 最常见的应用是键盘编码器。处理器、ASSP 或者ASIC 一般无法提供足够的引脚来实现键盘功能。I/O 扩展是CPLD 很普通的功能，使处理器采用很少的I/O 便可以解码规模较大的键盘。虽然MAX® 和MAX® II 等CPLD 可以提供足够的低成本I/O，但是在键盘解码时没有必要为每一开关提供一个I/O。采用较少的连线进行键盘解码的优点在于减少了键盘到主电路板的走线数量，降低了键盘区开关矩阵的复杂度。本应用笔记解释怎样利用MAX II 器件资源来解码只有两个I/O 和一个GND 引脚的大规模开
关键字：
MAXII 模拟键盘 CPLD 编码器
Altera 的 MAX® II CPLD 系列自从推出以来，在低功耗应用上大展身手，特别是新的零功耗 MAX IIZ ，它的动态功耗和待机功耗都是业界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 业界实现了最低的静态和动态功耗。 Altera® CPLD 能够帮助您提高性能，同时降低功耗。
关键字：
Altera 低功耗 MAXII CPLD
基于极具突破性的新型CPLD架构，MAX® II器件重新定义了CPLD的价值定位。传统意义上，CPLD由基于宏单元的逻辑阵列块（LAB）和特定的全局布线矩阵组成。对于基于宏单元的构架，随着逻辑密度的增加，布线区域呈指数性增长，因此当密度大于512宏单元时，该架构不具有高效的可升级性。
关键字：
架构 CPLD Max
心率计是常用的医学检查设备，实时准确的心率测量在病人监控、临床治疗及体育竞赛等方面都有着广泛的应用。心率测量包括瞬时心率测量和平均心率测量。瞬时心率不仅能够反映心率的快慢。同时能反映心率是否匀齐；平均心率虽只能反映心率的快慢，但记录方便，因此这两个参数在测量时都是必要的。
关键字：
VHDL 数字式 FPGA 心率计 设计
所谓结构体的行为描述（behavioral descriptions），即对设计实体按算法的路径来描述。行为描述在EDA工程中称为高层次描述或高级描述，
关键字：
VHDL 结构体 行为描述法
vhdl-cpld介绍
您好，目前还没有人创建词条vhdl-cpld!
欢迎您创建该词条，阐述对vhdl-cpld的理解，并与今后在此搜索vhdl-cpld的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473