首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> rh-asic

rh-asic 文章 进入rh-asic技术社区

基于EDA技术的电子设计要点

  • 数字化是电子设计发展的必然趋势,EDA 技术综合了计算机技术、集成电路等在不断向前发展,给电子设计领域带来了一种全新的理念。本文笔者首先简
  • 关键字: EDA  ASIC  

适用于FPGA、GPU和ASIC系统的电源管理

  • 本文通过列举Altera 公司的 20nm Arria 10 FPGA 和 Arria 10 SoC (片上系统) 开发电路板的电源管理解决方案,分析了对于FPGA、GPU 或 ASIC 控制的系统中电源管理带来的挑战,并指出通过使用 LTPowerCAD 和 LTPowerPlanner 这类工具,可以大大简化对负载点稳压器以及各部分分析结果的映射任务。
  • 关键字: 电源管理  FPGA  GPU  ASIC  201609  

智原荣获ISO9001 Plus品质知识典范奖,高经营品质打造设计服务

  •   ASIC 设计服务暨 IP 研发销售领导厂商-智原科技(Faraday Technology, TAIEX: 3035)于日前获颁 ISO9001 Plus 典范奖项。ISO9001:2015是ISO 15年来最大改版,能成为首批获得SGS专业验证的厂商,是对智原在品质承诺、经营与职能发展表现上的高度肯定和最具体验证。   智原科技成立于1993年,累积20余年在 IP (矽智财)与 ASIC 设计服务的丰富经验,不但自主产出了3,000多支的 IP,更有2,000多个专案的成功量产经验,客户遍及台
  • 关键字: ASIC  智原科技  

智原和联电发表28HPC(U) 12.5G SerDes PHY IP解决方案

  •   联华电子今(3日) 与 ASIC 设计服务暨 IP 研发销售厂商智原科技共同发表智原科技于联电28奈米 HPCU 工艺的可编程12.5Gbps SerDes PHY IP 方案。此次智原成功推出的 SerDes PHY,为联电28奈米 High-K / Metal Gate 后闸极技术工艺平台中一系列高速 I/O 解决方案的第一步。   藉由采用涵盖1.25Gbps 到12.5Gbps 的可编程架构技术,此 SerDes PHY 能够轻易支持10G/1G xPON 被动光纤网络通讯设备。结合不同的
  • 关键字: 联华电子  ASIC   

数字电路(fpga/asic)设计入门之静态时序分析

  •   静态时序分析简称STA(Static Timming Analysis),它提供了一种针对大规模门级电路进行时序验证的有效方法。它指需要更具电路网表的拓扑,就可以检查电路设计中所有路径的时序特性,测试电路的覆盖率理论上可以达到100%,从而保证时序验证的完备性;同时由于不需要测试向量,所以STA验证所需时间远小于门级仿真时间。但是,静态时序分析也有自己的弱点,它无法验证电路功能的正确性,所以这一点必须由RTL级的功能仿真来保证,门级网表功能的正确性可以用门级仿真技术,也可以用后面讲到的形式验证技术。值
  • 关键字: fpga  asic  静态时序  

关于除法电路

  •   除法,这个小学4年纪就开始学习和使用的方法却一直是我这个ASIC工程师心中的痛。我一直在思考如何能找到一个简单(硬件资源少)而快捷(时钟排数少)的通用除法电路。  其实简单的说除法可以用迭代的减法来实现,但是对于硬件,这恐怕要花很多时间。我也一直没有找到实现任意除法的好方法。但是对于某些除数固定的除法还是有一些办法的。  1)最容易想到的就是ROM查找表,但是ROM毕竟不是我们的目标,虽然ROM有时是不错的方法。  2)我开始仔细考虑这个问题是在做264解码时必须要处理QP的问题。这是一个除以6的计算
  • 关键字: 除法电路  ASIC  

Mentor Graphics Veloce VirtuaLAB增加针对领先网络设计的下一代协议

  •   2015年10月19日,Mentor Graphics公司今天宣布,推出支持25G、50G和100G以太网的Veloce® VirtuaLAB Ethernet环境。这种支持有助于实现今天正在创建的基于大规模以太网设计的高效的、基于仿真的验证。   连接需求的激增对交换机和路由器设计的尺寸有着深远的影响,使之成为了今天开发的最大的IC设计。设计的绝对尺寸、早期发布的压力,以及需要验证所有路径,都推动着将验证从模拟转向基于仿真流程方法的转变。   Juniper Networks硅和系统工程
  • 关键字: Mentor Graphics  ASIC  

揭秘:北斗卫星国产芯片是怎样炼成的

  • 西昌发射的两颗新一代北斗导航卫星近日来成为国内各方关注的焦点,在这两颗卫星和“远征一号”火箭上,不仅100%使用了中国自主开发的宇航CPU芯片,还承载着数据总线电路、转换器、存储器等大量其他国产芯片。据了解,这是中国卫星第一次成体系地批量使用国产芯片。
  • 关键字: 北斗  ASIC  

FPGA实战演练逻辑篇:FPGA与ASIC

  •   抛开FPGA不提,大家一定都很熟悉ASIC。所谓ASIC,即专用集成电路(Application Specific Integrated Circuit)的简称,电子产品中,它无所不在,还真是比FPGA普及得多得多。但是ASIC的功能相对固定,它是为了专一功能而生,希望对它进行任何的功能和性能的改善往往是无济于事的。打个浅显的比喻,如图1.2所示,如果说ASIC是布满铅字的印刷品,那么FPGA就是可以自由发挥的白纸一张。(特权同学版权所有)        图1.2 ASIC和FPG
  • 关键字: FPGA  ASIC  

灿芯半导体协同CEVA及中芯国际共同开发物联网ASIC平台

  •   国际领先的ASIC设计服务公司——灿芯半导体(上海)有限公司(以下简称“灿芯半导体”)日前对外宣布,将与战略合作伙伴们,包括中芯国际集成电路制造有限公司(以下简称“中芯国际”),共同开发全系列的IoT芯片平台,提供可配置的芯片方案,目标是为满足中国在云架构基础上的对无线智能设备的庞大需求。   基于与中芯国际的紧密战略合作关系,灿芯半导体的IoT ASIC平台, 建立在中芯国际55nm低漏电(LL)、超低功耗(ULP)两个具有嵌
  • 关键字: ASIC  IoT  

可穿戴医疗半导体应用方案

  •   中国人口老龄化进程正持续加快中:据联合国2010年的世界人口展望,2010年中国60岁以上人口所占百分比为12.3%,预计到2030年将增至24.4%,到2050年甚至将达33.9%。同时,随着人们生活水准的提高,预期寿命越来越长,将会更加注重医疗及保健,门诊/家中保健将越来越普遍。而且,人口老龄化或许将催生更高的心脏病、糖尿病、气喘的发病率,再加上中国政府计画实现全民医保等等,中国的医疗设备行业将会持续发展。   目前中国医疗设备市场分散,且仅由少数大型医疗设备公司如迈瑞、金科威、欧姆龙等主导,市
  • 关键字: ASIC  半导体  

电子产品设计初期的EMC设计考虑

  •   随着产品复杂性和密集度的提高以及设计周期的不断缩短,在设计周期的后期解决电磁兼容性(EMC)问题变得越来越不切合实际。在较高的频率下,你通常用来计算EMC的经验法则不再适用,而且你还可能容易误用这些经验法则。结果,70% ~ 90%的新设计都没有通过第一次EMC测试,从而使后期重设计成本很高,如果制造商延误产品发货日期,损失的销售费用就更大。为了以低得多的成本确定并解决问题,设计师应该考虑在设计过程中及早采用协作式的、基于概念分析的EMC仿真。   较高的时钟速率会加大满足电磁兼容性需求的难度。在千
  • 关键字: EMC  ASIC  

迎接可穿戴设备时代的设计挑战

  •   可穿戴电子设备对设计工程师提出了前所未有的挑战—设计工程师需要在没有专用芯片组或标准化架构的情况下创建智能、紧凑和多功能的产品。由于专用芯片组(标准化架构)的缺失,设计工程师需要在可穿戴产品中使用为移动和手持应用设计的器件和互连技术。   如何在两个不相关的器件之间实现数字与模拟“鸿沟”的桥接是一个不小的设计挑战,而这对于有严格空间和功耗限制的可穿戴设备来说更是难上加难。同时,发展迅速的市场要求设计工程师紧跟消费者不断变化的需求,快速升级现有产品的功能并推出全新的
  • 关键字: 可穿戴设备  ASIC  

LEON处理器的开发应用技术文献及案例汇总

  •   LEON是一款32位RISC处理器,支持SPARC V8指令集,由欧洲航天总局旗下的Gaisler Research开发、维护,目的是摆脱欧空局对美国航天级处理器的依赖。LEON的主要产品线包括Leon2、Leon3、Leon4。   LEON3开源软核处理器动态图像边缘检测SoC设计   本文采用局部熵边缘检测算法,将图像采集,边缘检测和图像显示三个部分封装设计为IP(Intellectual Property)核,通过AMBA APB总线嵌入到LEON3的经典SoC架构中。实现了多路数据并行处
  • 关键字: ASIC  SPARC   

基于ModelSim的使用说明、技术文献、应用实例汇总

  •   Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。   浅析基于Modelsim FLI接口的协同仿真   介绍了如何利用modelsim提供的FLI(Foreign Langu
  • 关键字: HDL  ASIC  
共505条 7/34 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473