首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> quartusii

quartusii 文章 进入quartusii技术社区

基于FPGA的数字密码锁

  • 基于FPGA的数字密码锁-本文介绍了一种以FPGA 为基础的数字密码锁。采用自顶向下的数字系统设计方法, 将数字密码锁系统分解为若干子系统, 并且进一步细划为若干模块, 然后用硬件描述语言VHDL 来设计这些模块, 同时进行硬件测试。
  • 关键字: VHDL  FPGA  液晶显示驱动  QuartusII  

FPGA设计开发软件Quartus II的使用技巧之: 编译及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何设计。根据所需的信息类型,可以进行功能仿真以测试设计的逻辑功能,也可以进行时序仿真。在目标器件中测试设计的逻辑功能和最坏情况下的时序,或者采用Fast Timing模型进行时序仿真,在最快的器件速率等级上仿真尽可能快的时序条件。
  • 关键字: QuartusII  编译  FPGA  仿真  

FPGA设计开发软件Quartus II的使用技巧之: 约束及配置工程

  • 设计好工程文件后,首先要进行工程的约束。约束主要包括器件选择、管脚分配及时序约束等。时序约束属于较为高级的应用,通过时序约束可以使工程设计文件的综合更加优化。下面对这几种约束方式进行介绍。
  • 关键字: QuartusII  约束  FPGA  配置  

FPGA设计开发软件Quartus II的使用技巧之: LogicLock逻辑锁定工具使用技巧

  • 逻辑锁定方法学(LogicLock Methodology)内容就是在设计时采用逻辑锁定的基于模块设计流程(LogicLock block-based design flow),来达到固定单模块优化的目的。这种设计方法学中第一次引入了高效团队合作方法:它可以让每个单模块设计者独立优化他的设计,并把所用资源锁定。
  • 关键字: QuartusII  LogicLock  FPGA  逻辑锁定工具  

FPGA设计开发软件Quartus II的使用技巧之: 典型实例-SignalTap II功能演示

  • 本节旨在通过给定的工程实例——“正弦波发生器”来熟悉Altera Quartus II高级调试功能SignalTap II和Intent Memory Content Editor的使用方法。同时使用基于Altera FPGA的开发板将该实例进行下载验证,完成工程设计的硬件实现。在本节中,将主要讲解下面知识点。
  • 关键字: QuartusII  SignalTapII  FPGA  

FPGA设计开发软件Quartus II的使用技巧之: 典型实例-LogicLock功能演示

  • 本节旨在通过Quartus软件自带的工程实例——“lockmult”来熟悉Altera Quartus II逻辑锁定功能LogicLock的使用方法。在本节中,将主要讲解下面知识点。
  • 关键字: QuartusII  LogicLock  FPGA  

FPGA设计开发软件Quartus II的使用技巧之: 创建工程设计文件

  • Quartus II软件将工程信息存储在Quartus II工程配置文件中,如表5.1所示。它包含有关Quartus II工程的所有信息,包括设计文件、波形文件、SignalTap® II文件、内存初始化文件以及构成工程的编译器、仿真器和软件构建设置。
  • 关键字: QuartusII  编译器  FPGA  仿真器  

FPGA设计开发软件Quartus II的使用技巧之:Quartus II软件基础介绍

  • Quartus II设计软件是Altera提供的完整的多平台设计环境,能够直接满足特定设计需要,为可编程芯片系统(SOPC)提供全面的设计环境。Quartus II软件含有FPGA和CPLD设计所有阶段的解决方案。
  • 关键字: QuartusII  Max+PlusII  FPGA  

FPGA最小系统之:实例1 在Altera的FPGA开发板上运行第一个FPGA程序

  • 本节旨在通过给定的工程实例——“蜂鸣器播放梁祝音乐”来熟悉Altera Quartus II软件的基本操作、设计、编译及仿真流程。同时使用基于Altera FPGA的开发板将该实例进行下载验证,完成工程设计的硬件实现,熟悉Altera FPGA开发板的使用及配置方式。
  • 关键字: Cyclone  Altera  FPGA  QuartusII  FPGA最小系统  

FPGA最小系统之:硬件系统的调试方法

  • 随着FPGA芯片的密度和性能不断提高,调试的复杂程度也越来越高。BGA封装的大量使用更增加了板子调试的难度。所以在调试FPGA电路时要遵循一定的原则和技巧,才能减少调试时间,避免误操作损坏电路。
  • 关键字: BGA封装  ASRAM  FPGA  QuartusII  FPGA最小系统  

NIOS II开发环境建立方法

高速PCI信号采集卡设计与实现综合实例之:样机的调试方法和技巧

  • 不管是复杂的电子系统还是简单的电路,样机的调试都是有一些基本步骤的。对于本案例的信号采集设备同样如此。最先进行的就是电源系统的调试,包括是否有短路、断路,是否有虚焊,各电压系统是否正常,电源模块输出电流是否足够驱动负载等。只有电源系统正常工作,才能谈得上实现系统功能。
  • 关键字: 高速PCI信号采集卡  QuartusII  跑马灯  FPGA  PCI9054  

FPGA学习需要注意的几个重要问题

  • 1.基础问题FPGA的基础就是数字电路和HDL语言,想学好FPGA的人,建议床头都有一本数字电路的书,不管是哪个版本的,这个是基础,多了解也有助于形成硬件设计的思想。 在语言方面,建议初学者学习Verilog语言,VHDL语
  • 关键字: FPGA    Verilog语言    QuartusII  

一种基于FPGA的多路数字信号复接系统设计

  • 摘要 数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。 数字通信系统中,为了提高信道的利用率,使多路信号在同一条信道上传输时互
  • 关键字: FPGA  QuartusII  

QuartusII中Tsu/Tco的约束方法

  • QuartusII中Tsu/Tco的约束方法,Tsu/Tco 在Quartus II 的报告中有两种不同含义.1. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可以通过“List Paths”命令查看。这里的Tsu/Tco 主要由器件工艺决定
  • 关键字: 方法  约束  Tsu/Tco  QuartusII  
共16条 1/2 1 2 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473