首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> pll

一种基于PLL的P波段可控频率源

  • 摘要:介绍了一种P波段可控频率源的设计方案和相关理论,采用PLL即锁相技术实现P波段的频率产生,具有相位噪声低,杂散低的特点。利用单片机作为数据处理核心对锁相环的鉴相器进行置数和控制,实现了480~540MHz、步进为1MHz的可控频率输出。
  • 关键字: P波段  可控频率源  PLL  鉴相器  单片机  201309  

Mouser备货Analog Devices公司最高频率PLL

  • Mouser Electronics备货由Analog Devices推出的业界最高频率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代无线电设计的性能,同时大幅减少元件数量并降低系统成本。
  • 关键字: ADI  Mouser  ADF41020  PLL  

基于高电压电荷泵的PLL频率合成器设计

  • 锁相环(PLL)频率合成器中的电荷泵电压用于控制VCO的振荡频率。大多数PLL的电荷泵电压一般为5V或6V,因而电荷泵电压可控的VCO频率调谐范围和调谐精度都是有限的。ADI公司推出带高电压电荷泵的PLL频率合成器ADF4113HV
  • 关键字: 合成器  设计  频率  PLL  电压  电荷  基于  

与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合

  • 与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合成振荡电路电路的功能如果要求振荡频率准确、稳定度好, ...
  • 关键字: 石英晶体  振荡器  频率稳定  PLL  

基于PLL的时钟恢复设计方案

  • 不管是放到测试设置中,还是作为被测设备的一部分,时钟恢复都在进行准确的测试测量时发挥着重要作用。由于大多数千兆位通信系统都是同步系统,因此系统内部的数据都使用公共时钟定时。不管是沿着几英寸的电路板传送
  • 关键字: PLL  时钟恢复  设计方案    

良好电源设计有利于提升锁相环性能

  • 摘要:锁相环是现代通信系统的基本构建模块,而电源噪声越来越影响锁相环性能。本文通过列举多种电源管理电路设计的新方法,解析不同的设计对锁相环性能产生的影响。
  • 关键字: VCO  PLL  201209  

频谱分析仪的一些特别的用法总结

一种X波段频率合成器的设计方案

  • 在非相参雷达测试系统中,频率合成技术是其中的关键技术之一,它要求在一个很宽的频率范围内以快捷的速度,提供大...
  • 关键字: PLL  低相位噪声  环路滤波器  

PLL时钟发生器XC25BS7简介

  • XC25BS7系列是内置分频,倍频电路,在整个频率范围内保持低消耗电流,具有超小型封装的PLL时钟发生器IC。输...
  • 关键字: PLL  时钟发生器  XC25BS7  

采用CSMC工艺的零延时缓冲器的PLL设计

  • 1 引言  本文在传统锁相环结构的基础上进行改进,设计了一款用于多路输出时钟缓冲器中的锁相环,其主 要结构包括分频器、鉴频鉴相器(PFD)、电荷泵、环路滤波器和压控振荡器(VCO)。在鉴相器前采用预 分频结构减小时
  • 关键字: CSMC  PLL  工艺  零延时    

ADI推出业界性能最高的PLL频率合成器

  •   新款ADF4159上的鉴频鉴相器最高工作频率可达110MHz,功耗低于100mW;内置高分辨率25位小数N分频模数和片内FMCW斜坡发生功能   全球领先的高性能信号处理解决方案供应商ADI最近推出业界性能最高的ADF415913GHzPLL频率合成器。ADF4159实现了突破性的110MHz鉴频鉴相器工作频率,同时功耗低于100mW,仅为竞争解决方案的五分之一。此外,ADF4159包含25位固定模数和产生高线性斜坡曲线的片内功能,使其非常适合频率调制连续波(FMCW)雷达应用,包括汽车雷达系统、微
  • 关键字: ADI  频率合成器  PLL  

基于DDS+PLL的跳频信号源的设计

  • 航空通信设备包括短波通信、超短波通信设备,短波、超短波通信设备又分为常规通信方式和跳频通信方式,跳频通信因具有抗干扰性强、抗侦测能力好、频谱利用率高和易于实现码分多址等优点被称为无线电通信的“杀手
  • 关键字: 设计  信号源  PLL  DDS  基于  

用三只IC建立一个数字PLL

  • 本设计思想中的简单电路给出了一个传统模拟锁相环的基础特性,但电路中除了基准振荡器以外,没有其它的模拟元件。虽然其它可用的数字PLL,包括那些采用加/减计数器的数字PLL,但本文这个更简单也更灵活。此电路最早在
  • 关键字: PLL  数字    

基于DSP内嵌PLL中的CMOS压控环形振荡器设计

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: PLL  DSP  CMOS  环形振荡器  

PLL电路设计原理

  • 在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要高。

    无论多好的LC振荡电路,其频率的稳定度,都无法与晶体振荡电路比较。但是,晶体振荡器除了可以使用数字电路分频以外,其频率几乎无法
  • 关键字: PLL  电路设计  原理    
共145条 5/10 |‹ « 1 2 3 4 5 6 7 8 9 10 »

pll介绍

魔方之PLL   PLL,(Permutation of Last Layer),魔方速度还原法CFOP的最后一步,是将最后一层的方块移动到正确位置的一步。共有21个公式。(还有其他版本)   ---------------------------------------------------------------------------------------------   PLL( [ 查看详细 ]

相关主题

热门主题

(PLL    PLL-Based    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473