首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> pll-vco

pll-vco 文章 进入pll-vco技术社区

基于X波段的经典设计汇总,包括天线、振荡器、滤波器等

  •   根据IEEE 521-2002标准,X波段是指频率在8-12 GHz的无线电波波段,在电磁波谱中属于微波。而在某些场合中,X波段的频率范围则为7-11.2 GHz。通俗而言,X波段中的X即英语中的“extended”,表示“扩展的”调幅广播。本文介绍基于X波段的天线、频率合成器、振荡器等的设计实现方案,供大家参考。   X波段频率合成器设计   本文提出LL频率合成方案是用于频率合成器设计的一种较好的方案,PLL频率合成器在相位噪声特性、杂波抑制及频
  • 关键字: 天线  VCO  PLL  

X波段频率合成器设计

  •   1 引言   随着现代通信技术的不断发展,对频率源的要求越来越高。一方面,由于通信容量的迅速扩大,使得通信频谱不断向高端扩展;另一方面,由于频谱资源的相对匮乏,必须提高频谱利用率,进而对频率源的频谱纯度和频率稳定度都提出了更高的要求。   在无线通信领域中,为了提高频谱利用率,现代通信系统对频率合成器的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求。频率合成的方法主要有直接频率合成(DS)、间接频率合成(PLL)和直接数字频率合成(DDS)等方案。直接频率合成体积大、成本高, 有较
  • 关键字: X波段  PLL  VCO  

基于SFCR新型介质的X波段压控振荡器的研制

  •   1 绪论   微波压控振荡器(VCO)是频率产生源的关键部件,其指标直接决定着整个频率源的性能。在C波段以上的窄带频率源中,基于电介质的DRO由于其很高的频率稳定度、较低的相位噪声而获得了广泛的运用。但是DRO由于电介质自身的一些特点而导致整个振荡器的体积过于庞大,这在某些应用场合是很不利的,此外其可靠性也不容易保证。   美国DLI公司开发出的新型介质谐振器SFCR在结构上完全是自屏蔽的,表面镀金的结构也使得其能够进行表贴和键合,此特点使得基于此介质的VCDO的体积可以做得比较小。此介质的Q值适
  • 关键字: SFCR  X波段  VCO  

基于谐波混频的微波低相噪锁相设计

  •   0 引言   众所周知锁相环的环路带宽以内的相位噪声主要由晶体振荡器经过倍频恶化后的相位噪声与鉴相器引入的相位噪声共同决定。对于环路带宽以外的相位噪声则主要由VCO的相位噪声和鉴相器引入的噪声基底恶化共同决定。也即是PLL对参考晶体噪声源呈现低通特性,而对VCO噪声呈现高通特性。因此通过常规的分频锁相方式,由于鉴相器鉴相频率较高以及噪声基底的恶化无法取得较好的相噪指标。   本振相位噪声水平很高的时候,射频输出的相位噪声与混频后中频信号的相位噪声基本上一致,这就提供了一种获得低相噪的解决方式,即通
  • 关键字: VCO  低通滤波器  ADF4113  

ADI推出AD9528 JESD204B时钟和SYSREF发生器

  •   Analog Devices, Inc. 近日宣布推出 AD9528 JESD204B 时钟和 SYSREF 发生器,以满足长期演进(LTE)和多载波 GSM 基站设计、防务电子系统、RF试验仪器和其他新兴宽带 RF GSPS 数据采集信号链的时钟要求。随着数据速率进入数千兆级,多通道同步和数据延迟管理成为系统必不可少的一部分,将 JESD204B 标准运用在高速转换器-数字处理器接口的做法在诸多最新应用中日益盛行。JESD204B 接口专门针对高数据速率系统设计需求而开发,AD9528 时钟器件内置
  • 关键字: ADI  AD9528  VCO  

C波段宽带捷变频率综合器设计

  •   摘要:本文介绍了一种C波段宽带捷变频率综合器的设计方法,采用直接数字频率合成器(DDS)实现频率捷变,采用倍频链路扩展输出带宽,通过与锁相环(PLL)合成产生的本振信号混频将输出频率搬移到C波段。论述了DDS时钟电路、倍频链路以及混频部分的设计方法,并给出了达到的主要技术指标和测试结果。   引言   频率合成器是现代通讯系统必不可少的关键电路, 是电子系统的主要信号源,是决定电子系统性能的关键设备。随着系统对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高,高稳定、低相位噪声、
  • 关键字: 变频率综合器  DDS  PLL  C波段  合成器  201410  

基于FPGA的任意分频器设计

  •   1、前言   分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者这种方式只消耗不多的逻辑单元就可以达到对时钟的操作目的。   2、整数倍分频器的设计   2.1 偶数倍分频   偶数倍分频器的实现非常简单,只需要一个计数器进行计数就能实现。如需要N分频
  • 关键字: FPGA  分频器  PLL  

怎样为定时应用选择合适的采用PLL的振荡器

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: 定时应用  PLL  振荡器  内部时钟  合成器IC技术  

Silicon Labs推出业界最低抖动的时钟系列产品

  •   高性能模拟与混合信号IC领导厂商Silicon Labs(芯科实验室有限公司)今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基,推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能,设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包
  • 关键字: Silicon Labs  Multi-PLL  时钟  

探讨如何为定时应用选择合适的PLL振荡器

  •   十几年前,频率控制行业推出了基于锁相环(PLL)的振荡器,这是一项开拓性创新技术,采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术,基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了为在特定频率实现共振而切割和加工石英所需的材料加工工艺步骤。这一创新也使得对基于PLL的XO进行频率编程成为可能并且实现极短交货周期。   鉴于传统振荡器交货周期可能接近14周或更长,许多硬件设计人员渴望利用可编程振荡器获得显著的交货周期优势。不幸的是,严重的问题发生了。一些已经从传统X
  • 关键字: 振荡器  PLL  SoC  

Silicon Labs推出业界最低抖动的时钟系列产品

  •   高性能模拟与混合信号IC领导厂商Silicon Labs今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基,推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能,设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包括边缘路由器、交换机、
  • 关键字: Silicon Labs  Si534x  Multi-PLL  

ADIsimPE确立电路速度、精度和虚拟原型开发标准

  •   Analog Devices, Inc.(ADI),全球领先的高性能信号处理解决方案提供商,最近推出了ADIsimPE™(个人版)仿真器,此款仿真器适合线性和混合信号应用,能够进行虚拟原型开发,以满足资源有限且要求产品快速上市的客户的需求。ADIsimPE由SIMetrix/SIMPLIS™仿真器供电,它使用SIMetrix SPICE仿真线性电路,如精密基准电压源、运算放大器和线性调节器以及SIMPLIS(分段线性系统仿真),从而高速分析PLL之类的非线性电路并且能够切换电源
  • 关键字: Analog Devices  ADIsimPower  PLL  

具集成型 VCO 的低噪声 6GHz 分数 N 合成器 可媲美整数 N 合成器性能

  •   加利福尼亚州米尔皮塔斯 (MILPITAS, CA) – 2014 年 6 月 25 日 – 凌力尔特公司 (Linear Technology Corporation) 推出一款具 6GHz+ 集成型 VCO 的高性能分数 N PLL LTC6948。在 LTC6948 的核心是一个高级四阶 ΔΣ 调制器,其运用智能噪声整形技术以最大限度地抑制噪声成分,并且不会产生市面上大多数分数 N PLL 中常见的分数化杂散。这造就了一款具备分数化之全部优势 (从
  • 关键字: Linear  LTC6948  VCO  

德州仪器推出14GHz 分数N分频锁相环

  •   日前,德州仪器 (TI) 宣布推出支持高级频率调制功能的业界最高性能 14GHz 分数 N分频PLLatinum® 锁相环 (PLL)。该 LMX2492 提供业界最佳噪声性能,比性能最接近的同类竞争器件低 6dB,可提升射频 (RF) 灵敏度以及雷达覆盖范围及精确度。此外,该器件还支持 200MHz 的相位频率检测器、5V 充电泵电源以及 500 MHz 至 14GHz 的宽泛工作频率。LMX2492 提供工业及汽车级(1 级)版本,适用于军事与汽车雷达、微波回程、通信以及测量测试应用。  LMX2
  • 关键字: TI  PLL  LMX2492  

ADI发布三款全新的锁相环(PLL)器件

  •   Analog Devices, Inc. (NASDAQ:ADI)近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155,其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声,且在单个器件中实现这些性能。ADF5355 PLL具有同类最宽的55 MHz至14 GHz频谱范围;而ADF4355-2 PLL的频谱范围为55 MHz至4.4 GHz。这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统设计人员使用。这两款PLL均集成超低相位噪声VC
  • 关键字: ADI  PLL  ADF5355  
共178条 4/12 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473