首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> ip核

ip核 文章

基于SOPC的异步串行通信IP核设计

  • 随着嵌入式技术的发展,基于SoPC技术的嵌入式系统所具有的软硬件可裁减、可扩充、可升级以及可在线修改的特点越来越受到人们的重视。SoPC系统通常具有以下基本特征:采用大容量可编程逻辑器件来实现,单芯片、低功耗
  • 关键字: SOPC  IP核  异步串行通信    

基于SOPC的触控屏控制器IP核设计

  • 可编程片上系统(SOPC)是一种特殊的嵌入式系统,它设计方式灵活,具备软硬件在系统可编程功能。SOPC在设计上...
  • 关键字: SOPC  触控屏控制器  IP核  

基于UART的智能卡接口IP核设计

  • 分析了UART核的结构和智能卡的传输协议,提出一种基于UART核的智能卡接口IP核的设计。该设计以成熟的UART核为基础,无需编写异步串口的时序与接口逻辑,仅在串口核中增加收发缓冲器和协议处理等模块,减少了工作量并缩短了开发周期。最后对所设计的IP核进行仿真和实际测试,结果表明该IP核设计正确,运行稳定,适合在多卡系统中应用。
  • 关键字: UART  IP核  智能卡  接口    

基于IP核技术的SoC设计

  • 1概述

    随着集成电路(Integrated Circuit,IC)设计技术和工艺水平进入超深亚微米,集成电路规模越来越大,芯片设计规模和设计复杂度也急剧提高,工艺流程呈现专业化,EDA设计逐步发展和完善。九十年代出现了SoC芯片,即可
  • 关键字: SoC  IP核    

基于DDS IP核及Nios II的可重构信号源设计

  • SOPC(System on a Programmable Chip,片上可编程系统)是Altera公司提出的一种灵活、高效的SOC解决方案。它将处理器、存储器、I/O接口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程逻辑器件上,构建一个可
  • 关键字: Nios  DDS  IP核  可重构    

基于IP核的FIR低通滤波器的设计与实现

  • 0.引言

    FIR(Finite Impulse Response,有限冲击响应)数字滤波器具有稳定性高、可以实现线性相位等优点,广泛被应用于信号检测与处理等领域[1,2]。由于FPGA(Field Programmable Gate Array,现场可编程门阵列)
  • 关键字: FIR  IP核  低通滤波器    

基于IP核的FPGA 设计方法

  • 几年前设计专用集成电路(ASIC) 还是少数集成电路设计工程师的事, 随着硅的集成度不断提高,百万门的ASIC 已不难实现, 系统制造公司的设计人员正越来越多地采用ASIC 技术集成系统级功能(System L evel In tegrete - SL
  • 关键字: FPGA  IP核  设计方法    

基于ARM的IEEE802.11bMAC层协议IP核设计

  • 摘要:介绍了IEEE 802.11b MAC层协议IP核设计,提出了基于32位微处理器ARM7DMI的系统设计方案,阐述了系统硬件平 ...
  • 关键字: ARM  IEEE802.11b  MAC层协议  IP核  

基于快速傅里叶IP核的数字脉压处理器的实现

  • 引言

    脉冲压缩体制在现代雷达中被广泛采用,通过发射宽脉冲来提高发射的平均功率,保证足够的作用距离;接收时则采用相应的脉冲压缩算法获得脉宽较窄的脉冲,以提高距离分辨力,从而能够很好地解决作用距离和距离
  • 关键字: 快速傅里叶  IP核  处理器  数字    

JPEG编码器IP核性能优化解决方案

  • 6月19日,半导体IP供应商CAST公司宣布对其提供的JPEG编码器IP核进行功能及性能优化。  系统设计师现在有两 ...
  • 关键字: JPEG  编码器  IP核  性能优化  

基于Avalon总线接口的UPFC控制器IP核设计

  • 0引言统一潮流控制器(UnifiedPowerFlowCon-troller,简称UPFC)是一种可以较大范围地控制电流使之按指定路...
  • 关键字: Avalon总线  UPFC控制器  IP核  

基于BIST的IP核测试方案设计

  • 1 引言  随着半导体工艺的发展,片上系统SOC已成为当今一种主流技术。基于IP复用的SOC设计是通过用户自定义逻辑(UDL)和连线将IP核整合为一个系统,提高了设计效率,加快了设计过程,缩短了产品上市时间。但是随着设
  • 关键字: BIST  IP核  测试  方案设计    

基于FPGA的DDS IP核设计

  • 摘要:以Altera公司的QuartusⅡ7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal TapⅡ嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软
  • 关键字: FPGA  DDS  IP核    

使用LabVIEW FPGA模块设计IP核

  • 对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应
  • 关键字: LabVIEW  FPGA  IP核  模块设计    

Nufront第三代处理器采用Cadence接口IP解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),日前宣布Nufront(新岸线)的NS115芯片组采用了Cadence可配置的DDR3/3L/LPDDR2存储控制器与硬化PHY IP核,应用于其双核ARM Cortex –A9移动应用处理器。TSMC 40LP工艺, 32位DDR3/LPDDR2接口的数据传输速率最高可达800Mbps,并能提供对超薄笔记本、平板电脑和智能手机等产品至关重要的基于数据流量的自动功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
  • 关键字: Cadence  DDR2  IP核  
共166条 6/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

ip核介绍

IP核概述   IP核则是一段具有特定电路功能的硬件描述语言程序,该程序与集成电路工艺无关,可以移植到不同的半导体工艺中去生产集成电路芯片。利用IP核设计电子系统,引用方便,修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权,尽管IP核的市场活动还不规范,但是仍有许多集成电路设计公司从事IP核的设计、开发和营销工作。IP核有两种,与工艺无关的VHDL程序称为软核;具有特定电路 [ 查看详细 ]

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473