首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> hdl

基于Verilog HDL的SPWM全数字算法的FPGA实现

  •   随着信号处理技术及集成电路制造工艺的不断发展,全数字化SPWM(正弦脉宽调制)算法在调速领域越来越受到青睐。实现SPWM控制算法的方法很多,其中模拟比较法因电路复杂、且不易与数字系统连接而很少采用;传统的微处理器因不能满足电机控制所要求的较高采样频率(≥1 kHz)而逐渐被高性能的DSP硬件系统所取代,但该系统成本高、设计复杂。与传统方法相比,在现场可编程逻辑器件FPGA上产生一种新的SPWM控制算法,具有成本低、研发周期短、执行速度高、可扩展能力强等优点。该技术进一步推动了变频调速技术的发展。
  • 关键字: Verilog HDL  SPWM  FPGA  

FPGA开发基本流程及注意事项

  • 本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍,希望给初学者丁点帮助。众所周知,FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、 存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及嵌入式C程序。
  • 关键字: FPGA  嵌入式  SOC  HDL  

Verilog HDL设计进阶:有限状态机的设计原理及其代

  • 由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年,可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃,可综合子集的国际标准目前尚未最后形
  • 关键字: Verilog  HDL  进阶  代码    

Verilog HDL高级语法结构―函数(function)

  • 函数的目的是返回一个用于表达式的值。
    1.函数定义语法function 返回值的类型或范围> (函数名);
    端口说明语句>
    变量类型说明语句> begin
    语句>
    ...
    end
    endfunction 请注
  • 关键字: function  Verilog  HDL  函数    

Verilog HDL高级语法结构―任务(TASK)

  • 如果传给任务的变量值和任务完成后接收结果的变量已定义,就可以用一条语句启动任务。任务完成以后控制就传回启动过程。如任务内部有定时控制,则启动的时间可以与控制返回的时间不同。任务可以启动其他的任务,其他
  • 关键字: Verilog  TASK  HDL    

Verilog HDL硬件描述语言:task和function说明语句

  • task和function说明语句的区别task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入或传出任务和函
  • 关键字: function  Verilog  task  HDL    

verilog HDL基础教程之:实例3 数字跑表

  • 实例的内容及目标1.实例的主要内容本节通过Verilog HDL语言编写一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时。数字跑表的显示可以通过编写数码管显示程序来
  • 关键字: verilog  HDL  基础教程  实例    

Verilog HDL基础教程之:时序逻辑电路

  • 在Verilog HDL语言中,时序逻辑电路使用always语句块来实现。例如,实现一个带有异步复位信号的D触发器如下。例1:带异步复位的D触发器1。wire Din;wire clock,rst;reg Dout;always @ (posedge clock or negedge rs
  • 关键字: Verilog  HDL  基础教程  时序逻辑电路    

Verilog HDL语言学前必知的基础

  • Verilog HDL的历史和进展 1.什么是Verilog HDLVerilog HDL是硬件描述语言的一种,用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是
  • 关键字: Verilog  HDL  基础    

Verilog HDL基础教程之:赋值语句和块语句

  • 非阻塞赋值和阻塞赋值在Verilog HDL语言中,信号有两种赋值方式:非阻塞(Non_Blocking)赋值方式和阻塞(Blocking)赋值方式。(1)非阻塞赋值方式。典型语句:b = a;① 块结束后才完成赋值操作。② b的值并不是立刻就改
  • 关键字: Verilog  HDL  基础教程    

Verilog HDL基础教程之:数据类型和运算符

  • 常用数据类型Verilog HDL中总共有19种数据类型,数据类型是用来表示数字电路硬件中的数据储存和传送元素的。在本书中,我们先只介绍4个最基本的数据类型,它们分别是:reg型,wire型,integer型和parameter型。其他
  • 关键字: Verilog  HDL  基础教程  数据类型    

Verilog HDL基础教程之:实例5 交通灯控制器

  • 实例的内容及目标 1.实例的主要训练内容本实例通过Verilog HDL语言设计一个简易的交通等控制器,实现一个具有两个方向、共8个灯并具有时间倒计时功能的交通灯功能。2.实例目标通过本实例,读者应达到下面的目标。掌握
  • 关键字: Verilog  HDL  基础教程  实例    

Verilog HDL基础j教程之:程序基本结构

  • Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言,也是一种结构描述的语言。也就是说,既可以用电路的功能描述,也可
  • 关键字: Verilog  HDL  基础  程序    

Verilog HDL基础教程之:实例4 PS/2接口控制

  • 实例的内容及目标1.实例的主要内容本实例通过Verilog编程实现在红色飓风II代Xilinx开发板上面实现对键盘、LCD、RS-232等接口或者器件进行控制,将有键盘输入的数据在LCD上面显示出来,或者通过RS-232在PC机上的超级
  • 关键字: Verilog  HDL  PS  基础教程    

Verilog HDL基础教程之:组合逻辑电路的实现

  • 数字逻辑电路分为两种,分别是组合逻辑与时序逻辑。(1)组合逻辑:输出只是当前输入逻辑电平的函数(有延时),与电路的原始状态无关的逻辑电路。也就是说,当输入信号中的任何一个发生变化时,输出都有可能会根据其变化
  • 关键字: Verilog  HDL  基础教程  组合逻辑电路    
共97条 4/7 |‹ « 1 2 3 4 5 6 7 »

hdl介绍

 HDL(Hardware Description Language),是硬件描述语言。顾名思义,硬件描述语言就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。   主流的HDL分为VHDL和Verilog HDL。VHDL诞生于1982年。在1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE- 1076(简称 [ 查看详细 ]

热门主题

VHDL-CPLD    VHDL/VerilogHD    VHDL/CPLD    Active-HDL    VHDL.Programming    .Verilog.HDL.    Verilog-Hdl    (HDL)    X-HDL    Verylog-HDL    VHDL-AMS    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473