首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> hdl

hdl 文章

基于Verilog HDL语言的32X8 FIFO设计

  • 摘要:介绍了FIFO的基本概念、设计方法和步骤,采用了一种新颖的读、写地址寄存器和双体存储器的交替读、写机制,实现了FIFO的基本功能,同时使本32X8 FIFO拥有可同时读、写的能力,完全基于Verilog HDL语言实现了电路功能
  • 关键字: Verilog  32X8  FIFO  HDL    

基于Verilog HDL语言的CAN总线控制器设计及验证

  • 摘要:在此利用VerilogHDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄...
  • 关键字: CAN总线  控制器  FPGA  Verilog  HDL  

Verilog HDL设计自动数据采集系统

  • 随着数字时代的到来,数字技术的应用已经渗透到了人类生活的各个方面。数字系统发展在很大程度上得益于器件和集成技术的发展,著名的摩尔定律(Moores Law)的预言也在集成电路的发展过程中被印证了,数字系统的设计理
  • 关键字: Verilog  HDL  自动  数据采集系统    

基于Verilog HDL语言的CAN总线控制器设计及验证

  • 摘要:在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件
  • 关键字: 控制器  设计  验证  总线  CAN  Verilog  HDL  语言  基于  

MATHWORKS推出基于MATLAB生成HDL代码的产品

  • MathWorks近日宣布推出HDL Coder,该产品支持MATLAB 自动生成 HDL 代码,允许工程师利用广泛应用的 MATLAB 语言实现 FPGA 和 ASIC 设计。MathWorks还宣布推出了HDL Verifier,该产品包含用于测试 FPGA 和 ASIC 设计的 FPGA 硬件在环功能。有了这两个产品,MathWorks现在可提供利用 MATLAB 和 Simulink 进行 HDL 代码生成和验证的能力。
  • 关键字: MathWorks  FPGA  HDL  

基于XCR3032的大容量FLASH存储器接口设计

  • 摘要:提出一种使用Xilinx公司生产的低功耗CPLD芯片XCR3032来实现微控制器与大容量FLASH存储器相接口的...
  • 关键字: XCR3032  FLASH存储器  K9K1G08U0M  Verilog  HDL  

学习FPGA应注意的问题

  • FPGA的基础就是数字电路和HDL语言,想学好FPGA的人,建议床头都有一本数字电路的书,不管是哪个版本的,这个是基础,多了解也有助于形成硬件设计的思想。在语言方面,建议初学者学习Verilog语言,VHDL语言语法规范严格,调试起来很慢,Verilog语言容易上手,而且,一般大型企业都是用Verilog语言。
  • 关键字: 赛灵思  FPGA  HDL  

基于Verilog HDL的I2C总线分析器

  • 提出了采用VerilogHDL设计I2C总线分析器的方法,该I2C总线分析器支持三种不同的工作模式:被动、主机和从...
  • 关键字: Verilog  HDL  I2C总线分析器  

Verilog HDL阻塞属性探究及其应用

  • Verilog HDL中,有两种过程赋值方式,即阻塞赋值(blocking)和非阻塞赋值(nonblocking)。阻塞赋值执行时,RHS(right hand statement)估值与更新LHS(left hand statement)值一次执行完成,计算完毕,立即更新。在执行时
  • 关键字: Verilog  HDL  阻塞属性    

基于Verilog HDL滤波器的设计

  •  现代计算机和通信系统中广泛采用数字信号处理的技术和方法,其基本思路是先把信号用一系列的数字来表示,然后对这些数字信号进行各种快速的数学运算。其目的是多种多样的,有的是为了加密,有的是为了去掉噪声等无
  • 关键字: 设计  滤波器  HDL  Verilog  基于  

ST-BUS总线接口模块的Verilog HDL设计

  • ST-BUS总线接口模块的Verilog HDL设计,ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线。结合某专用通信系统E1接口转换板的设计,本文对ST-BUS总线进行了介绍,讨论了ST-BUS总线接口收发模块的设计方法,给出了Verilog HDL实现和模块的时序仿真图。
  • 关键字: HDL  设计  Verilog  模块  总线  接口  ST-BUS  

PLD/FPGA硬件语言设计verilog HDL

  • PLD/FPGA硬件语言设计verilog HDL,HDL概述  随着EDA技术的发展,使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和verilog HDL及System Verilog。 VHDL发展的较早,语法严格;而Verilog HDL是在C语言的基础上发展起来的一种硬
  • 关键字: verilog  HDL  设计  语言  硬件  PLD/FPGA  

Verilog HDL与VHDL及FPGA的比较分析

  • Verilog HDL与VHDL及FPGA的比较分析, Verilog HDL  优点:类似C语言,上手容易,灵活。大小写敏感。在写激励和建模方面有优势。  缺点:很多错误在编译的时候不能被发现。  VHDL  优点:语法严谨,层次结构清晰。  缺点:熟悉时间长,不够灵
  • 关键字: 比较  分析  FPGA  VHDL  HDL  Verilog  

基于Verilog HDL的UART模块设计与仿真

  • 摘要:通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Ver4log HDL的UART设计方法。采用自顶向下的设计路线,结合状态机的描述形式,使用硬件描述语言设计UART的顶层模块及各个子
  • 关键字: Verilog  UART  HDL  模块设计    
共74条 4/5 |‹ « 1 2 3 4 5 »

hdl介绍

 HDL(Hardware Description Language),是硬件描述语言。顾名思义,硬件描述语言就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。   主流的HDL分为VHDL和Verilog HDL。VHDL诞生于1982年。在1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本,IEEE- 1076(简称 [ 查看详细 ]

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473