- 十几年前，频率控制行业推出了基于锁相环(PLL)的振荡器，这是一项开拓性创新技术，采用了传统晶体振荡器(XO)所没有的多项特性。凭借内部时钟合成器IC技术，基于PLL的XO可编程来支持更宽广的频率范围。这一突破消除了
- 关键字：
锁相环 PLL 振荡器 抖动 相位噪声
- 摘要：本文采用单片机控制DDS专用芯片(AD9854)设计了信号发生器。以AD9854芯片为核心，详细分析了该信号发生器的系统结构、软硬件设计和具体电路实现，并介绍了使用单片机STC12LE5A56S2对AD9854的控制方法。信号发生
- 关键字：
信号发生器 DDS AD9854 上位机 串口通信
- 针对数字基带信号的特点和通信系统对信号传输的要求，利用DDS数字频率合成技术进行波形设计。采用了ADI公司的AD9958芯片为核心设计实现了全数字频率合成器，构建了具备FSK调制，PSK调制及线性扫描功能的全数字通信系统。详细介绍了该通信系统的主要构成和实现全数字波形设计的软件控制方式，使其具备多种信号形式，较宽的工作频带、根据工作需要随时变换波形的功能。该系统具有可重复编程和动态重构的优点，使其易于修改，灵活可控，可适用于通信工程实践中。
- 关键字：
DDS 波形设计 FSK PSK 线性扫描调制 AD9958
- 对锁相环环路滤波器进行简单分析，对ADIsimPLL 3．1模拟软件的功能特点做了简要介绍，并利用仿真软件对一款频率合成器的环路滤波器进行仿真设计，结果表明该软件在设计应用中方便快捷，能够帮助设计出满足指标要求且性能稳定的环路滤波器。
- 关键字：
环路带宽 PLL 环路滤波器 压控灵敏度
- 摘要：为了测试电子设备的抗干扰能力，设计了一种射频信号干扰器，可用于产生406 0～406.1 MHz范围内的随机干扰、点频干扰和扫频干扰信号。设计采用了直接数字频率合成(DDS)技术，通过单片机对DDS芯片的控制，可灵活
- 关键字：
干扰器 随机干扰 点频干扰 扫频干扰 DDS
- 随着电子技术的不断发展与进步，现代的电子测量、通信系统越来越需要有高精度和灵活的正弦信号源进行测量和调试。为了满足外场试验对便携式信号发生器的需要，利用直接数字合成技术，通过ARM芯片STM32实现对DDS芯片ML2035的控制，产生从0～25 kHz的正弦信号。结论表明，使用ARM和ML2035构成的正弦信号源的频率具有精度高的特点，设计方法对于特定场合的应用具有借鉴意义。
- 关键字：
正弦信号源 STM32 DDS ML2035
- 在尝试将锁相环(PLL)锁定时，你是否碰到过麻烦?草率的判断会延长调试过程，调试过程变得更加单调乏味。根据以下验证通行与建立锁定的程序，调试过程可以变得非常简单。
第1步：验证通信
第一步是验证PLL响应编程的能力。如果PLL没有锁定，无法读回，则尝试发送需要最小量硬件命令工作的软件命令。一种方法是通过软件(而非引脚)调节PLL的通电断电寻找引脚的可预测电流变化或偏置电压电平变化。许多PLL在其输入(OSCin)引脚的电平在通电时为Vcc/2，在断电时为0V。
如果PLL集成了压控振
- 关键字：
锁相环 PLL
- 0 引言“ 数字电路与逻辑设计”、“ 可编程逻辑器件与应用”、“单片机原理与应用”是电子类相关专业的重要专业课程，在电工电
- 关键字：
DDS PLD 单片机
- 电路图也可见：
连线说明：
MCU-1602(1602可以用4根数据线，传2次数据，编程稍微复杂点)
-----------
PC0-RS
PC1-RW
PC2-E
PC4-D4
PC5-D5
PC6-D6
PC7-D7
MCU-Key
--------------
PD0-DOWN
PD1-LEFT
PD2-START
PD3-RIGHT
PD4-UP
PD5-HS
- 关键字：
MSP430 DDS
- 1.锁相环的基本组成
许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
锁相环路是一种反馈控制电路，简称锁相环(PLL)。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由
- 关键字：
锁相环 PLL
- RF和微波仪器(比如信号和网络分析仪)需使用宽带扫频信号来进行大多数基本测量。 但宽带压控振荡器(VCO)通常会因最大限度扩大调谐范围所需的低Q和高KVCO(VCO的调谐灵敏度，单位：MHz/V)而具有最糟糕的相位噪声。 钇铁石榴石(YIG)调谐振荡器凭借良好的宽带相位噪声性能和一个倍频程频率调谐范围巧妙地解决了该问题，但体积可能较大且费用昂贵，并且它的调谐电流可以达到数百mA。当然，该振荡器仍需外部锁相环(PLL)来闭合环路以及压控电流源来提供调谐电流。 YIG晶体球类似具有高
- 关键字：
PLL VCO
- 第一部分将重点介绍有关PLL的基本概念，同时描述基本PLL架构和工作原理，另外，我们还将举例说明PLL在通信系统中的用途。最后，我们将展示一种运用ADF4111频率合成器和VCO190-902T电压控制振荡器的实用PLL电路。 在第二部分中，我们将详细考察与PLL相关的关键技术规格：相位噪声、参考杂散和输出漏电流。导致这些因素的原因是什么，如何将其影响降至最低?它们对系统性能有何影响? 最后一部分将详细描述构成PLL频率合成器的各个模块以及ADI频率合成器的架构。同时还将简要总结目前市场上有售的频
- 关键字：
PLL 发射器
- •目的 结合 RFMD公司最新的高集成度 ,高线性 IC RFFC2071(包括宽带 VCO, PLL和泪频器)以及其他各类器件产品，为客户提供最优设计方案，缩短研发周期，以便能更好的服务客户。 •应用范围 主要应用于通信市场中各频段室内、室外覆盖用直放站及其它频率变换应用等。 •优势 具有低功耗 , 小体积 ,应用简单的特点 , 具有良好的性能指标 , 包括线性
- 关键字：
VCO PLL
- Analog Devices, Inc.，全球领先的高性能信号处理解决方案供应商，最近推出一款集成压控振荡器(VCO)的锁相环(PLL)频率合成器ADF4355，移动网络运营商利用它可改善蜂窝基站性能和无线服务质量。 集成VCO的新款PLL频率合成器ADF4355的工作频率可高达6.8 GHz，对于业界当前的载波频率，如此高的频带可提供相当大的裕量。 设计用于蜂窝基站时，无线服务提供商可利用这款新型PLL频率合成器的高工作频率和低VCO相位噪声来提高呼
- 关键字：
ADI PLL
- 本文分析了晶振模块和PLL合成器这两种主要的系统时钟源的特点，并重点阐述了PLL合成器相对于晶振模块的替代优势。
在所有电子系统中，时钟相当于心脏，时钟的性能和稳定性直接决定着整个系统的性能。典型的系统时序时钟信号的产生和分配包含多种功能，如振荡器源、转换至标准逻辑电平的部件以及时钟分配网络。这些功能可以由元器件芯片组或高度集成的单封装来完成，如图1所示。
系统时钟源需要可靠、精确的时序参考，通常所用的就是晶体。本文将比较两种主要的时钟源——晶体振荡器(XO，简称晶
- 关键字：
PLL 晶振
dds-pll介绍
您好，目前还没有人创建词条dds-pll!
欢迎您创建该词条，阐述对dds-pll的理解，并与今后在此搜索dds-pll的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
