混合同余法产生随机噪声的FPGA实现,摘要：随着电子对抗技术的快速发展，在有源式干扰机中需要用到数字高斯白噪声。通过对混合同余法产生随机序列的原理研究，本文提出了一种利用FPGA产生高斯白噪声的方法。该方法在PC主控端的控制下，采用ROM查找表的方
关键字：
高斯白噪声 混合同余法 FPGA Verilog HDL
摘要：为了提高LCD1602显示效果，增强抗扰能力，文章基于TOP2812开发板，依据LCD1602操作时序要求，在开发板CPLD部分实现了LCD1602显示系统的设计。文中对
关键字：
LCD1602 显示系统 时序 Vetilog HDL
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
浅析基于Modelsim FLI接口的协同仿真
介绍了如何利用modelsim提供的FLI(Foreign Langu
关键字：
HDL ASIC
图像传感器，或称感光元件，是一种将光学图像转换成电子信号的设备，它被广泛地应用在数码相机和其他电子光学设备中。早期的图像传感器采用模拟信号，如摄像管(video camera tube)。如今，图像传感器主要分为感光耦合元件(charge-coupled device, CCD)和互补式金属氧化物半导体有源像素传感器(CMOS Active pixel sensor)两种。本文介绍基于CMOS或CCD两种图像传感器的应用及技术文献，供大家参考。
基于USB传输及CMOS图像传感器的指纹识别仪的实
关键字：
Verilog HDL QuartusⅡ VHDL
随着信号处理技术及集成电路制造工艺的不断发展，全数字化SPWM(正弦脉宽调制)算法在调速领域越来越受到青睐。实现SPWM控制算法的方法很多，其中模拟比较法因电路复杂、且不易与数字系统连接而很少采用;传统的微处理器因不能满足电机控制所要求的较高采样频率(≥1 kHz)而逐渐被高性能的DSP硬件系统所取代，但该系统成本高、设计复杂。与传统方法相比，在现场可编程逻辑器件FPGA上产生一种新的SPWM控制算法，具有成本低、研发周期短、执行速度高、可扩展能力强等优点。该技术进一步推动了变频调速技术的发展。
关键字：
Verilog HDL SPWM FPGA
本文是根据FPGA技术牛人历年来的经验所总结出来的关于FPGA开发基本流程及注意事项基本介绍，希望给初学者丁点帮助。众所周知，FPGA是可编程芯片，因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、 存储器、输入输出接口电路以及其他设备，软件即是相应的HDL程序以及嵌入式C程序。
关键字：
FPGA 嵌入式 SOC HDL
由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃，可综合子集的国际标准目前尚未最后形
关键字：
Verilog HDL 进阶 代码
函数的目的是返回一个用于表达式的值。
关键字：
function Verilog HDL 函数
如果传给任务的变量值和任务完成后接收结果的变量已定义，就可以用一条语句启动任务。任务完成以后控制就传回启动过程。如任务内部有定时控制，则启动的时间可以与控制返回的时间不同。任务可以启动其他的任务，其他
关键字：
Verilog TASK HDL
task和function说明语句的区别task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入或传出任务和函
关键字：
function Verilog task HDL
实例的内容及目标1.实例的主要内容本节通过Verilog HDL语言编写一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时。数字跑表的显示可以通过编写数码管显示程序来
关键字：
verilog HDL 基础教程 实例
在Verilog HDL语言中，时序逻辑电路使用always语句块来实现。例如，实现一个带有异步复位信号的D触发器如下。例1：带异步复位的D触发器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs
关键字：
Verilog HDL 基础教程 时序逻辑电路
Verilog HDL的历史和进展 1.什么是Verilog HDLVerilog HDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是
关键字：
Verilog HDL 基础
非阻塞赋值和阻塞赋值在Verilog HDL语言中，信号有两种赋值方式：非阻塞(Non_Blocking)赋值方式和阻塞(Blocking)赋值方式。(1)非阻塞赋值方式。典型语句：b = a;① 块结束后才完成赋值操作。② b的值并不是立刻就改
关键字：
Verilog HDL 基础教程
常用数据类型Verilog HDL中总共有19种数据类型，数据类型是用来表示数字电路硬件中的数据储存和传送元素的。在本书中，我们先只介绍4个最基本的数据类型，它们分别是：reg型，wire型，integer型和parameter型。其他
关键字：
Verilog HDL 基础教程 数据类型
active-hdl介绍
您好，目前还没有人创建词条active-hdl!
欢迎您创建该词条，阐述对active-hdl的理解，并与今后在此搜索active-hdl的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473