首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> verilog_hdl

verilog_hdl 文章 进入verilog_hdl技术社区

基于Verilog的多路相干DDS信号源设计

  • 摘要：传统的多路同步信号源常采用单片机搭载多片专用DDS芯片配合实现。该技术实现复杂，且在要求各路同步相干可控时难以实现。本文在介绍了DDS原理的基础上，给出了用Verilog_HDL语言实现相干多路DDS的工作原理、设
  • 关键字： DDS  现场可编程门阵列(FPGA)  相位累加器  Verilog_HDL  
共1条 1/1 1

verilog_hdl介绍

您好，目前还没有人创建词条verilog_hdl!
欢迎您创建该词条，阐述对verilog_hdl的理解，并与今后在此搜索verilog_hdl的朋友们分享。    创建词条

verilog_hdl视频

更多

相关主题

.Verilog.HDL.　 Verilog-Hdl　

热门主题

.Verilog.HDL.    Verilog-Hdl    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473