首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> synplify

synplify 文章 进入synplify技术社区

FPGA设计:时序就是全部

  •   当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧和帮助来设置时钟;使用像Synopsys Synplify Premier一样的工具正确地设置时序约束;然后调整参数使之满足赛灵思FPGA设计性能的目标。   会有来自不同角度的挑战,包括:   ● 更好的设计计划,例如完整的和精确的时序约束和时钟规范   ● 节约时间的设计技术,例如为更好的性能结
  • 关键字: FPGA  Synplify  时序  

用Synplify Premier加快FPGA设计时序收敛

  • 传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以
  • 关键字: Synplify  Premier  FPGA  时序收敛    

Synopsys新版Synplify FPGA综合软件提高基于FPGA原型验证的效能

  • 全球领先的电子器件和系统设计、验证和制造软件及知识产权(IP)供应商新思科技公司日前宣布:推出其最新版的Synplify Pro® 和Synplify® Premier 现场可编程门阵列(FPGA)综合工具。Synplify 2012.03产品包括改进的综合算法,它将运行时间提速最高达30%。此外,Synplify Premier软件通过一种新的容错并继续功能而得到增强,以满足FPGA设计师对快速周转时间的需求;该软件能使设计师在最后的硬件描述语言(HDL)编译环节生成一份报告,并修正所有源自丢失或不正
  • 关键字: 新思科技  Synplify  FPGA  

ModelSim+Synplify+Quartus的Altera FPGA的仿真实现

  • ModelSim+Synplify+Quartus的Altera FPGA的仿真实现,工作内容:
    1、设计一个多路选择器,利用ModelSimSE做功能仿真;
    2、利用Synplify Pro进行综合,生成xxx.vqm文件;
    3、利用Quartus II导入xxx.vqm进行自动布局布线,并生成xxx.vo(Verilog
    4、利用ModelSimSE做
  • 关键字: 仿真  实现  FPGA  Altera  Synplify  Quartus  ModelSim  

使用FPGA测试的一些有效方法(05-100)

  •   随着芯片设计技术越来越成熟,越来越多的产品选择使用SoC的技术实现。然而,每一次流片不一定都能达到预期的效果。根据Synopsys公司统计,有超过60%的公司需要重新流片。在这个过程中浪费了大量的金钱,一次修正平均的花费就超过100万美元。如果一旦错过了商品推出的最佳时机,那么错过市场机会的代价则以数千万美元计,甚至更高。据统计,在需要respin的芯片中有43%是在前端的设计和实现的时候产生的逻辑功能错误。如何避免或减小如此高的风险是每一个设计单位思考的问题。
  • 关键字: Synplicity  Synplify  
共5条 1/1 1
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473