首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> soc设计

soc设计 文章 进入soc设计技术社区

新思科技与三星扩大IP合作,加速新兴领域先进SoC设计

  • 摘要:●   新思科技接口IP适用于USB、PCI Express、112G以太网、UCIe、LPDDR、DDR、MIPI等广泛使用的协议中,并在三星工艺中实现高性能和低延迟●   新思科技基础IP,包括逻辑库、嵌入式存储器、TCAM和GPIO,可以在各先进节点上提供行业领先的功耗、性能和面积(PPA)●   新思科技车规级IP集成到三星的工艺中,有助于确保ADAS、动力总成和雷达SoC的长期运行并提高可靠性●   三星工艺中
  • 关键字: 新思科技  三星  IP  SoC设计  

基于Wujian100多功能电机控制系统的研究*

动态功率估算已达SoC设计限制

  • FinFET预计可减少多达90%的静态泄漏电流,并且仅使用等效平面晶体管50%的动态功率。与平面等效晶体管相比,FinFET晶体管在同等功耗下运行速度更快,或
  • 关键字: 动态功率估算  SOC设计  EDA验证工具  半导体  

SoC生产导向设计测试流程法应对测试成本和批量生产时间的双重挑战

  • 厂商们将更广泛地研究新方法,这些新方法通过在设计和测试之间的有效平衡,提供了一个更有效地从事SoC设计、生产和测试的方案,并能够同时做到减少其生产时间和测试费用。
  • 关键字: SOC设计  测试成本  高密度生产技术  

RVM验证方法学在SoC芯片验证中的应用

  • 随着SoC设计日趋复杂,验证成为SoC设计过程中最关键的环节。本文介绍了Synopsys的RVM验证方法学,采用Vera硬件验证工具以及OpenVera验证语言建立目标模型环境,自动生成激励,完成自核对测试、覆盖率分析等工作。通过建立层次化的可重用性验证平台,大大提高了验证工程师的工作效率。文中以一个SIMC功能模块的验证为例,详细介绍了RVM验证方法学在SoC芯片验证中的应用。
  • 关键字: OpenVera验证语言  RVM验证方法学  SOC设计  

用于SOC的SPI接口设计与验证

  • 摘要:给出了一个可用于SoC设计的SPI接口IP核的RTL设计与功能仿真。采用AMBA 2.0总线标准来实现SPI接口在外部设备和内部系统之间进行通信,在数据传输部分,摒弃传统的需要一个专门的移位传输寄存器实现串/并转换的
  • 关键字: SPI协议  AMBA总线  SOC设计  数据传输  

设计服务走前端 Synapse Design满足SOC设计最佳化

  •   随着晶片设计愈趋困难,过去半导体产业兴起了一个次产业为“设计服务”,其主要任务是要协助晶片业者减少设计时间与成本,以便在适当的时间点推出产品来因应市场需求,这类业者当以台湾的智原与创意电子等公司为代表,不过这类业务并非只是台湾业者的专长,来自于美国的Synapse Design,成立于2003年,同样也是扮演设计服务的角色,所服务的客户与应用种类相当广泛且多元。   左为Synapse Design营运长暨共同创办人Devesh Gautam,右为Synapse Desi
  • 关键字: SOC设计  晶片设计  

大型SoC设计遇挑战 EDA产业迎来新变革

  •   随着新一代4G智能手机与连网装置迈向多核心设计,系统单芯片(System-on-Chip;SoC)凭藉着晶圆厂新一代制程的加持,提供更宽广的设计空间,让设计工程团队可在芯片中,根据不同的产品需求,将不同的数位/类比电路等多样模组的硅智财(SiliconIntellectualProperty;IP)整合于单一个芯片上,使其具备更复杂与更完整系统功能。   SoC已经一跃成为芯片设计业界的主流趋势,而产品价值与竞争力则完全取决于复杂度、设计的可再用性,以及制程的良率。   今天IC设计工程团
  • 关键字: SoC设计  EDA  

利用8051内核使SoC设计不再复杂的模拟仿真

  • 1概述随着集成电路工艺技术的发展和EDA设计水平的迅速提高,基于知识产权IP(IntellectualProperty)核进行系...
  • 关键字: 8051内核  SoC设计  

AVR IP核复用的FSPLC微处理器SOC设计

  • 1 引言随着芯片集成程度的飞速提高,一个电子系统或分系统可以完全集成在一个芯片上,IC产业中形成了以片上系 ...
  • 关键字: AVR  IP核复用  FSPLC微处理器  SOC设计  

特色C语言平台 SoC设计最佳化(一)

  • 在设计上能减少结构探索时间的C语言平台,在结构上如何以新思考突破?如何形成一个具有特色的C语言平台,是的SoC ...
  • 关键字: C语言  SoC设计  

传授压箱绝技:从SoC设计人员那都了解不到的功耗管理问题

  • 当今的系统设计人员受益于芯片系统(SoC)设计人员在芯片级功耗管理上的巨大投入。但是对于实际能耗非常小的系 ...
  • 关键字: 压箱绝技  SoC设计  功耗管理  

Cadence为复杂SoC设计缩短时序收敛时程

  •   在加速复杂IC开发更容易的当下,益华电脑(Cadence Design Systems, Inc.)发表 Tempus 时序 Signoff解决方案(Timing Signoff Solution),这是崭新的静态时序分析与收敛工具,精心设计让系统晶片(System-on-Chip,SoC)开发人员能够加速时序收敛,让晶片设计更快速地投入制造流程。Tempus 时序Signoff解决方案意谓全新的时序signoff工具作法,让客户能够缩短时序signoff收敛与分析,实现更快速的试产,同时创造良率更高
  • 关键字: Cadence  SoC设计  

魏少军:切勿错失超摩尔定律机会窗口

  •   摩尔定律确实是变慢了。依照摩尔定律,全球半导体的工艺制程技术平均每2年进入一个新世代。但是从工艺微缩角度讲,所有业界人士有一个共识,即半导体迟早会遇到技术上无法克服的物理极限,无论是10nm、7nm,还是5nm,极限必然存在。传统的光学光刻技术还在向细微化延伸,目前利用193nm浸液式,加上两次图形曝光技术已经可以实现20nm工艺技术的量产。但业界一致认为下一代14nm可能是个坎儿,要么采用更复杂的三次图形曝光技术,但是那会大幅增加曝光次数和制造成本;或者采用具有革命性的14nmEUV光刻技术,但工艺
  • 关键字: 摩尔定律  SoC设计  

嵌入式存储技术在SoC设计的应用

  • 嵌入式存储技术的发展已经使得大容量DRAM和SRAM在目前的系统级芯片(SOC)中非常普遍。大容量存储器和小容量 ...
  • 关键字: 嵌入式  存储技术  SoC设计  
共19条 1/2 1 2 »

soc设计介绍

您好,目前还没有人创建词条soc设计!
欢迎您创建该词条,阐述对soc设计的理解,并与今后在此搜索soc设计的朋友们分享。    创建词条

热门主题

SoC设计    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473