modelsim仿真 文章 进入modelsim仿真技术社区
带I2C接口的时钟IP核设计与优化
- 采用FPGA可编程逻辑器件和硬件描述语言Verilog实现了时钟IP核数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过Modelsim仿真工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.
- 关键字： Verilog 时钟IP核 Modelsim仿真
| 共1条 1/1 1 |
| 共1条 1/1 1 |
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473