首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> encounter

encounter 文章 进入encounter技术社区

国民技术选择Cadence作为先进工艺系统SOC设计的优选供应商

  •   全球电子设计创新领先企业Cadence设计系统公司今天宣布,中国领先的无工厂IC设计企业国民技术股份有限公司在对Cadence® Virtuoso®、Encounter®、以及系统级封装(SiP)技术进行了缜密的评估后,认为Cadence技术和方法学的强大组合,可帮助国民技术更好地实现在先进工艺条件下,复杂的系统级SOC的高品质设计。寄予这样的评估国民技术选择Cadence公司作为公司设计的EDA优选供应商,应用其EDA软件开发安全、通信电子市场尖端的系统级芯片(SoC)。 国
  • 关键字: Cadence  IC设计  Virtuoso  Encounter  

Cadence 端对端解决方案助华亚微实现一次性芯片成功

  •   【中国上海,2009年3月23日】- 全球设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),今天宣布世界级数字电视与视频处理解决方案系统级芯片IC供应商华亚微电子有限公司 ( 华亚微 )已经实现一次性芯片成功,目前已经将一个面向液晶电视市场的0.162微米系统级芯片设计投入量产,实现了超过10%的尺寸缩减程度。   华亚微在选择了Cadence作为其首要的EDA供应商,并采用Cadence端到端企业解决方案后实现了此次成功,为高清电视、机顶盒和多媒体市场提供高性能芯片。该公
  • 关键字: Cadence  Encounter  Incisive  Virtuoso  

数字IC设计平台的最新软件版本

  • CADENCE发布了Cadence Encounter 数字IC设计平台的最新软件版本,增加了业内领先的功能特性,包括全芯片优化、面向65纳米及以下工艺的超大规模混合信号设计支持,具有对角布线能力的Encounter X Interconnect Option,以及之前已经公布支持的基于Si2通用功率格式(CPF)1.0版本的低功耗设计。新平台提供了L、XL和GXL三种配置,为先进半导体设计提供更佳的易用性,更短的设计时间以及更高的性能。 “最新版本Enc
  • 关键字: CADENCE  DFM  ENCOUNTER  电源技术  模拟技术  EDA  IC设计  

掌微科技采用Cadence Encounter数字IC设计平台加速GPS芯片设计

借助ENCOUNTER VERISILICON成功出带

  • Cadence Encounter数字IC设计平台用于160万门的SoC设计,并实现了自动化的倒装片设计流程 Cadence设计系统有限公司近日宣布,世界领先的ASIC设计代工厂商VeriSilicon Holdings Co., Ltd.公司通过采用基于Cadence® Encounter®数字IC设计平台的自动化倒装片设计流程,实现了一个复杂、高速SoC倒装片的成功出带。这是VeriSilicon公司首次实现SoC的成功流片,并已投入量
  • 关键字: ENCOUNTER  VERISILICON  出带  
共5条 1/1 1

encounter介绍

您好,目前还没有人创建词条encounter!
欢迎您创建该词条,阐述对encounter的理解,并与今后在此搜索encounter的朋友们分享。    创建词条

热门主题

ENCOUNTER    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473