首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> active-hdl

active-hdl 文章

传三星Galaxy Watch Active 2将搭载可触控表圈

  • 这段时间有爆料称三星将会在8月7日的Galaxy新品发布会上同时推出新一代Galaxy Watch Active设备。近日,外媒最新消息显示三星将会为Galaxy Watch Active 2代配备一个可触控的表圈。三星 Galaxy Watch2产品综述|图片(1)|参数|报价|点评网曝三星Galaxy Watch Active 2将支持表圈触控据外媒报道,用户通过这种可触控的表圈可以便捷的对设备的进行放大、缩小,控制音量,上下浏览页面以及点击确认等操作,可以补足一些因设备屏幕尺寸过小而造成的
  • 关键字: 三星  Galaxy Watch Active 2  

Qorvo® 即将收购 Active-Semi International

  • 此次收购将会增加面向互补性高增长应用的高度差异化模拟/混合信号功率解决方案 为 5G、工业、数据中心、汽车和智能家居业务增长创造新机会 使 QORVO 的潜在市场规模扩大 30 亿美元以上 预计在收购后第一年实现根据非公认会计准则计算的毛利率和每股盈利增加
  • 关键字: Qorvo  收购   Active-Semi International   Inc  

运算放大器的有限增益带宽积对active-RC滤波器Q值的影响及其补偿方法

  • 摘要:文章从数学上分析了运算放大器的有限增益带宽积对active-RC滤波器Q值的影响,得出了滤波器Q值升高的结论,并且研究了滤波器Q值升高的补偿方法。
  • 关键字: active-RC  运算放大器  Q值  滤波器  

HDL仿真器基于事件的仿真算法

  •   目前,HDL仿真器主要有三种实现算法(机制):基于时间的算法(Time-Based)、基于事件的算法(Event-Based,EBS)和基于周期的算法(Cycle-Based,CBS)  基于时间的算法适合处理连续的时间及变量,其会在每一个时间点对所有的电路元件进行计算。但是,在大部分情况下,每一个时间点只有约2%~10%的电路处于活动(运行)状态,所以该算法效率非常低。  基于事件的算法适合处理离散的时间、状态和变量。该算法只有在电路状态发生变化时才进行处理,只仿真那些可能引起电路状态改变的元件。仿
  • 关键字: HDL  仿真器  

哈夫曼编码的HDL实现

  •   Huffman编码是一种可变字长的无损压缩编码。根据字符出现的概率得到的可变字长编码表是Huffman编码的核心。概率低的字符使用较短的编码,概率高的字符使用的长的编码。  Huffman编码的具体方法是将序列中的信源符号先按出现的频次排序,把两个最小的频次相加,作为新的频次和剩余的频次重新排序,再把最小的两个频次相加,再重新排序,直到最后变成序列的总长度。每次挑出的最小两个频次所对应的信源符号或信源符号集构成二叉树的左右两支,对这左右两支赋予“0”和“1”的权重。符号的编码从树的根部开始一直到达符号
  • 关键字: 哈夫曼编码  HDL  

智能家居多媒体声光电同步演示系统方案

  • 智能家居多媒体声光电同步演示系统方案-HDL建筑智能照明控制系统借助各种不同的“预设置”控制方式和控制元件,对不同时间不同环境的光照度进行精确设置和合理管理。
  • 关键字: HDL  智能家居  

新手福音:概述学习FPGA的一些常见误区

  • 新手福音:概述学习FPGA的一些常见误区-很多刚开始学习FPGA的朋友们经常会遇上一些误区而无从解决,FPGA为什么是可以编程的?通过HDL语言怎么看都看不出硬件结构?...本文就这个方面进行解析。
  • 关键字: 可编程逻辑器件  FPGA  HDL  FPGA教程  

把HDL模块用NGC格式加密并在其他项目中调用

  • 把HDL模块用NGC格式加密并在其他项目中调用-前面创新网网友Ricky Su发了篇博文《 说说FPGA中的黑盒子(BlackBox)》,学习了感觉很好用,最近在网上又找到一篇讲该方面内容的文章,感觉写的很好转发来与大家共享,文章如下
  • 关键字: NGC  HDL  

Verilog HDL简明教程(2)

  • Verilog HDL简明教程(2)-模块是Verilog 的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。
  • 关键字: Verilog  HDL  

Verilog HDL 设计模拟

  • Verilog HDL 不仅提供描述设计的能力,而且提供对激励、控制、存储响应和设计验证的建模能力。激励和控制可用初始化语句产生。验证运行过程中的响应可以作为 “ 变化时保存 ” 或作为选通的数据存储。最后,设计验证可以通过在初始化语句中写入相应的语句自动与期望的响应值比较完成。
  • 关键字: Verilog  HDL  设计模拟  

用硬件描述语言设计复杂数字电路的优点

  • 以前的数字逻辑电路及系统的规模的比较小而且简单,用电路原理图输入法基本足够了。但是一般工程师需要手工布线,需要熟悉器件的内部结构和外部引线特点,才能达到设计要求,这个工作量和设计周期都不是我们能想象的。现在设计要求的时间和周期都很短,用原理图这个方法显然就不符合实际了。
  • 关键字: Verilog  HDL  虚拟接口联盟  

HDL语言种类

  • HDL 语言在国外有上百种。高等学校、科研单位、 EDA 公司都有自己的 HDL 语言。现选择较有影响的作简要介绍。
  • 关键字: HDL  VHDL  种类  

Verilog HDL和VHDL的比较

  • 这两种语言都是用于数字电子系统设计的硬件描述语言,而且都已经是 IEEE 的标准。 VHDL 1987 年成为标准,而 Verilog 是 1995 年才成为标准的。这个是因为 VHDL 是美国军方组织开发的,而 Verilog 是一个公司的私有财产转化而来的。为什么 Verilog 能成为 IEEE 标准呢?它一定有其优越性才行,所以说 Verilog 有更强的生命力。
  • 关键字: Verilog  VHDL  HDL  

CPLD/FPGA在数字通信系统的应用

  • 1 引言近年来,由于微电子学和计算机技术的迅速发展,给EDA技术行业带来了巨大的变化。 HDL(hardware description language)硬件描述语言是一种描述电路行为的
  • 关键字: Verilog  CPLD  FPGA  HDL  汉明码  

FPGA协处理器实现代码加速的设计

  • 本文主要研究了代码加速和代码转换到硬件协处理器的方法。我们还分析了通过一个涉及到基于辅助处理器单元(APU)的实际图像显示案例的基准数据均衡决策的过程。该设计使用了在一个平台FPGA中实现的一个嵌入式PowerPC。
  • 关键字: 协处理器  代码加速  HDL  
共82条 1/6 1 2 3 4 5 6 »

active-hdl介绍

您好,目前还没有人创建词条active-hdl!
欢迎您创建该词条,阐述对active-hdl的理解,并与今后在此搜索active-hdl的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473