- 设计基于FPGA的8段数码管动态显示IP核，介绍8段数码管内部结构及其驱动显示方式和IP核设计方法，给出8段数码管动态显示IP核的Verilog HDL程序源代码及其C语言驱动程序。此IP核可例化成1～8个共阴极(或共阳极)数码管控制器，能方便地控制1～8个数码管同时显示数字和小数点位。测试结果表明，该IP核工作可靠、稳定，可直接应用于电子设计中。
- 关键字：
FPGA 8段数码管 动态显示 IP核
8段数码管介绍
您好，目前还没有人创建词条8段数码管!
欢迎您创建该词条，阐述对8段数码管的理解，并与今后在此搜索8段数码管的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
