系统级封装（System in Package，SiP）设计理念是实现电源小型化的有效方法之一。然而，SiP空间有限，功率开关MOSFET的集成封装方案对电源性能影响大。本文讨论同步开关电源拓扑中的半桥MOSFET的不同布局方法，包括基板表面平铺、腔体设计、3D堆叠等；以及不同的电源互连方式，包括键合、铜片夹扣等。从封装尺寸、载流能力、热阻、工艺复杂度、组装维修等方面，对比了不同方案的优缺点，为电源SiP的设计提供参考。
关键字：
系统级封装 腔体 3D堆叠 键合 铜片夹扣 202112 MOSFET
英特尔推出代号「Lakefield」的Intel Core处理器，并搭载Intel Hybrid Technology。Lakefield处理器运用英特尔的Foveros 3D封装技术，及混合型CPU架构来实现可扩充性的功率和效能，在生产力与内容创作上，为一提供Intel Core效能和完整Windows兼容性的产品里，尺寸最小并可打造超轻巧和创新的外形设计。英特尔公司副总裁暨笔电用户平台总经理Chris Walker表示，搭载英特尔Hybrid Technology的Intel Core处理器是英特尔实
关键字：
3D堆叠 英特尔 Lakefield
半个世纪前，英特尔创始人之一戈登·摩尔提出“摩尔定律”(Moore's
Law)，从这以后，芯片厂商们多遵从这一定律生产芯片。而近年来，“摩尔定律”被其他厂商唱衰，本该是芯片“鼻祖”的英特尔也在技术上渐渐落后于竞争对手。在此次的架构日，英特尔展示了他们的众多下一代技术和已经做出的创新，其中就包括业界首个3D堆叠逻辑芯片。 据媒体报道，12月11日，英特尔召开架构沟通会。会上，英特尔向参会者介绍了其基于10nm的PC、数据中心和网络系统，并分享了其在处理器、架构、存储、互连、安全和软件等六
关键字：
摩尔定律 英特尔，3D堆叠
3d堆叠介绍
您好，目前还没有人创建词条3d堆叠!
欢迎您创建该词条，阐述对3d堆叠的理解，并与今后在此搜索3d堆叠的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473