首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 浮点

浮点 文章 进入浮点技术社区

TMS320C672x系列浮点DSP的EMIF研究与应用

  • TMS320C672x系列浮点DSP的EMIF研究与应用,针对如何灵活应用高性能32/64位浮点DSP TMS320C672x提供的性能优良的外部存储器接口(EMIF),分析了EMIF的特点和使用技巧,以TMS320C6722B型DSP为例,设计了EMIF与外部HY57V281620A型SDRAM和异步AM29LV800BB-90EC型Flash的硬件接口,并分析了EMIF访问SDRAM和Flash时各控制寄存器配置的方法和具体步骤,列出了该配置命令下EMIF引脚与逻辑地址的对应关系和具体的软件编写例程;
  • 关键字: 研究  应用  EMIF  DSP  系列  浮点  TMS320C672x  

Cortex-M3内核浮点型运算的研究与实现

  • 摘要:通过分析Cortex-M3内核的结构与浮点型格式,充分利用Cortex-M3内核中的分支预测、单周期乘法、硬件除法等众多功能强大的特性,使用Thumb-2指令集实现了单精度浮点型的加、减、乘、除与比较运算,并给出了加减法
  • 关键字: Cortex-M  内核  浮点  运算    

基于MATLAB在FPGA 算法上浮点定点转换的实现

  • 基于MATLAB在FPGA 算法上浮点定点转换的实现,浮点定点转换是在 FPGA 上实现算法时最困难的地方(图 1)。虽然 MATLAB 是一种强大的运算开发工具,但其许多优点却在浮点定点转换过程中被降低了。例如,由于定点算术中精度较低,新的数学误差被引入算法。您必须重
  • 关键字: 定点  转换  实现  浮点  算法  MATLAB  FPGA  基于  

基于FPGA的复数浮点协方差矩阵实现

  • 基于FPGA的协方差矩阵运算的实现大多采用的是定点计算方式,在运算过程中,存在数据处理动态范围小,容易溢出,截断误差等问题。加之以空间谱估计为研究背景的协方差矩阵运算,大多得到的是针对特殊阵列模型的实对称矩阵,不具备通用性。针对定点运算的不足和该运算的适用范围,研究了浮点运算和复数运算的特点,提出了基于复数矢量的浮点协方差运算的FPGA实现方案。在Altera\stratix\EP1S20F780C7中的仿真和调试结果表明了该方案的有效性。
  • 关键字: FPGA  浮点  协方差矩阵    

基于SHARC 2147x处理器的浮点数字信号处理

  • 基于SHARC 2147x处理器的浮点数字信号处理,浮点数字信号处理已成为精密技术的一贯需求,航空、工业机器和医疗保健等领域要求较高精度的应用通常都有这个需求。医疗超声设备是目前在用的最复杂的信号处理机器之一,并且逐渐向便携式领域扩展。其面临的挑战在于
  • 关键字: 数字  信号处理  浮点  处理器  SHARC  2147x  基于  

一种高性能浮点DSP芯片TMS320C6713及其最小系统的设计

  • 一种高性能浮点DSP芯片TMS320C6713及其最小系统的设计,德州仪器公司推出的高性能浮点DSP芯片TMS320C6713显著提高了嵌入式应用的性能,降低了系统设计的复杂度。介绍了该芯片的结构、特点和功能,进行了TMS320C6713最小系统的设计并阐述了PCB设计时的注意事项。
  • 关键字: 最小  系统  设计  及其  TMS320C6713  浮点  DSP  芯片  高性能  音频  

高速流水线浮点加法器的FPGA实现

  • 本工程设计完全符合IP核设计的规范流程,而且完成了Verilog HDL建模、功能仿真、综合、时序仿真等IP核设计的整个过程,电路功能正确。实际上,本系统在布局布线后,其系统的最高时钟频率可达80MHz。虽然使用浮点数会导致舍入误差,但这种误差很小,可以忽略。实践证明,本工程利用流水线结构,方便地实现了高速、连续、大数据量浮点数的加法运算,而且设计结构合理,性能优异,可以应用在高速信号处理系统中。
  • 关键字: FPGA  流水线  浮点  加法器    

充分发挥FPGA浮点IP内核的优势

  • 最近出现的 FPGA设计工具和 IP有效减少了计算占用的资源,大大简化了浮点数据通路的实现。而且,与数字信号处理器不同, FPGA能够支持浮点和定点混合工作的 DSP数据通路,实现的性能超过了 100 GFLOPS。在所有信
  • 关键字: FPGA  浮点  IP内核    

单精度浮点加法器的FPGA实现

  • 摘 要:在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块
  • 关键字: FPGA  精度  浮点  加法器    

浮点DSC使控制系统如虎添翼

  •   DSC(Digital signal controller,数字信号控制器)是一种面向高端嵌入式系统的最先进的单片控制处理器。基于浮点架构的DSC具有更快的处理速度,所需的程序储存容量更少,支持更高级的有助于节省功耗的计算算法,同时进一步扩展了系统的性能。浮点编程比定点编程的速度更快,SoC(system-on-a-chip,片上系统)的集成方式能够有效控制板级空间、元件数量和整体系统开销。   随着嵌入式系统承担的任务越来越复杂,不论是降低功耗还是实现诸如汽车导航之类的新功能,它们都需要具有更高性
  • 关键字: DSC  数字信号控制器  浮点  SoC  控制系统  

定点dsp与浮点dsp的比较

  •     定点运算DSP在应用中已取得了极大的成功,而且仍然是DSP应用的主体。然而,随着对DSP处理速度与精度、存储器容量、编程的灵活性和方便性要求的不断提高、自80年代中后期以来,各DSP生产厂家陆续推出了各自的32bit浮点运算DSP。     和定点运算DSP相比,浮点运算DSP具有许多优越性:     浮点运算DSP比定点运算DSP的动态范围要大很多。定点DSP的字长每增加1bit,动态范
  • 关键字: 定点  浮点  dsp  嵌入式  

ARM体系下浮点数Middle-Endian问题的处理

  •   随着嵌入式微处理器芯片性能的日益提高,嵌入式设备也得到了广泛的应用。随着应用的扩展,嵌入式软件开发也呈现出功能多样化、平台多样化、体系结构多样化的特点。   由于可移植性好,相当一部分嵌入式软件都是用C/C++语言开发的,而C/C++语言编写的程序中数据存储字节顺序是与编译平台所用的CPU相关的,所以嵌入式软件移植过程中,数据存储字节顺序是需要重点处理的地方。   在嵌入式GIS软件从x86体系结构下移植到ARM体系结构的过程中,遇到了浮点数据存储字节顺序的问题。该问题既不是Big-Endian,
  • 关键字: 嵌入式系统  单片机  ARM  浮点  处理器  芯片  MCU和嵌入式微处理器  

32位单精度浮点乘法器的FPGA实现

  • 本文使用Altera Quartus II 4.1仿真软件, 采用的器件是EPF10K100EQ 240 -1, 对乘法器进行了波形仿真, 并采用0.5CMOS工艺进行逻辑综合。
  • 关键字: FPGA  精度  浮点  乘法器    

32位DSP设计中的流水线数据相关问题

  • 本文分析了该流水线的设计过程,并对遇到的数据相关问题提出了一种新的解决方法。...
  • 关键字: 浮点  哈佛  时钟  指令  

德州仪器推出业界最低成本的浮点 DSP

  • 仅 5.75 美元的 TMS320C6720 DSP 为成本敏感型应用带来方便的浮点功能 日前,德州仪器 (TI) 宣布推出业界成本最低的浮点 DSP TMS320C6720。该款 DSP 专门针对乐器、医疗、生物识别、无线电广播、音频会议、仪表以及工业应用等成本敏感型应用而设计,从而进一步丰富了业界最广泛的 DSP 产品系列。包括 C6720 DSP(每万
  • 关键字: DSP  单片机  德州仪器  浮点  嵌入式系统  最低成本  
共32条 2/3 « 1 2 3 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473