首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 时钟

时钟 文章 进入时钟技术社区

基于DS1075的8051高速单片机串行通信的时钟新配置

  • 1引言在当今许多实时监测系统与通信系统中,经常需要进行远距离的数据传送,为此,如何实现高速、可靠及低成本的数据传输是前级机或发送级8051单片机迫切需要解决的新技术。据此,笔者采用Dallas Semiconductor公司生产的
  • 关键字: 通信  时钟  配置  串行  单片机  DS1075  高速  基于  

SoC 设计中的时钟低功耗技术

  • 1概述SoC芯片设计的复杂度日益增加,其内部时钟设计越来越复杂,一个SoC芯片内部通常存在若干个时...
  • 关键字: SoC  时钟  低功耗  

谁是音频时钟的“老板”,谁是主,谁又是从呢?

  • 传统 I2S—为何要包括系统时钟?
    过去,我们在讨论音频话题时,偶尔会提及 I2S。我在以前的一些文章中提到过 I2S,其他人在做音频研究时也都会提到它。简而言之,它是一种将立体声数据从一端传输至另一端的同步
  • 关键字: 是从  老板  时钟  音频  

TI热门信号链基础系列之 54:谁是音频时钟的“老板

  • 关键词:I2S、主时钟、MCK、PLL、BCK、LRCK、压控振荡器、VCO、音频、模拟、半导体、德州仪器、TI信号链基础知识#54 谁是音频时钟的“老板”,谁是主,谁又是从呢?作者:Dafydd Roche,德州仪器 (TI) 音
  • 关键字: 信号链  基础  时钟  音频    

AD9547网络时钟与同步方案

  • AD9547是双路/四路输入网络时钟发生器/同步器,能为许多系统包括同步光网络(SONET/SDH)提供同步.输入基准频率从1 kHz 到750 MHz,频率监视1ppm,输出频率高达450MHz,主要应用在网络同步,OC-192的SONET/SDH时钟,无线基站
  • 关键字: 方案  同步  时钟  网络  AD9547  

时钟电路原理介绍

  • 我们以一个实际的时钟电路来说明定时器的软件编程方法,时钟就是我们最为常见的显示时、分、秒为单位的计时工具,它是典型的应用代表。

    时钟的最小计时单位是秒,但使用单片机定时器来进行计时,若使用6.0MHz
  • 关键字: 介绍  原理  电路  时钟  

键盘和显示电路和日历时钟和存储电路

  • 键盘和显示电路
      如下图所示,由键盘电路和液晶显示电路两部分组成。液晶显示电路采用ZJM12864BSBD,这是一款低功耗的点阵图形式LCD,显示格式为128点(列)times;64点(行),具有多功能指令,很容易与MPU相连。其
  • 关键字: 电路  存储  时钟  日历  键盘  显示  

高速数据转换系统对时钟和数据传输的性能要求

  • 随着今天模数转换器的数据转换采样速度进入到每秒千兆次采样(GSPS),系统需要能够支持这样高的转换速度,模拟器件必须产生和放大高频信号。除了模拟信号路径外,设计师需要完全了解采样时钟和高比特率数据获取电路方
  • 关键字: 高速数据  转换系统  时钟  数据传输    

时钟树优化与有用时钟延迟

  • 时钟树优化与有用时钟延迟在 “后端时序修正基本思路” 提到了时序优化的基本步骤。其中,最关键的阶段就是时钟树建立。基本的优化都优先在数据路径上进行,并且希望路径尽量的短,最好在一个时钟周期之内
  • 关键字: 时钟树  时钟    

基于FPGA的时钟设计

  • 基于FPGA的时钟设计,对于一个设计项目来说,全局时钟是最简单和最可预测的时钟。在PLD/FPGA设计中最好的时钟方案是由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟
  • 关键字: 设计  时钟  FPGA  基于  

为您的转换器选择正确的时钟(4)

  • 本文分析了用于ADC和DAC的时钟/时钟源/时钟驱动器的特点。
  • 关键字: 时钟  ADC  DAC  201108  

DS314xx时钟同步IC升级工作于1Hz输入时钟

  •  摘要:本应用笔记介绍如何对Maxim的DS314xx时钟同步IC进行现场升级,使其接受并锁定至1Hz输入时钟信号。文章探讨了少数情况下对1Hz时钟监测功能及系统软件支持的需求。基于这些考虑,系统利用DS314xx器件构建标准的
  • 关键字: 时钟  1Hz  输入  工作  IC  同步  DS314xx  升级  

数字信号在不同时钟域间同步电路的设计

  • 摘要:文中从控制信号和数据通路两个方面入手,设计了信号在不同时钟域之间的同步电路。采用直接锁存法和锁存反馈法来控制信号的跨时钟域传递,电路简洁、高效;采用异步FIFO (First In First Out)实现数据信号的同步
  • 关键字: 电路  设计  同步  时钟  信号  不同  数字  

PIC WWVB时钟设计

  • PIC WWVB时钟设计,有很多DIY WWVB在网络上的时钟设计的版本。商业的“原子”的钟表价格便宜和广泛使用,但我想试试我的手,在设计一个获得接收到WWVB的洞察和了解一点点编程PIC单片机。我的版本是不是最简单的,但它工作得很
  • 关键字: 设计  时钟  WWVB  PIC  

理解高性能Σ-Δ ADC中时钟公差对50Hz/60Hz噪声抑

  • 摘要:本文探讨了时钟公差对Sigma;-Delta; ADC中低通抽样和数字滤波器的影响,特别是对滤波器陷波频率的影响。窄带Sigma;-Delta;应用通常利用数字滤波器提供50Hz、60Hz或50Hz/60Hz的噪声抑制。在选择外部时钟晶体
  • 关键字: 50Hz/60Hz  噪声  公差  时钟  高性能  ADC  理解  
共288条 10/20 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

时钟介绍

时钟的概念多用于数字语音交换机,因为数字交换对于以时隙为单位的交换单位而言,其时间性的重要程度非常高。为保证交换机的正常工作,每套交换系统都必须配置精度极高的时钟发生器,用于交换系统内部工作。系统内部的时钟一般称为内时钟。 如果两套交换系统协调工作,那么必须要在两套系统之家,也就是两个内时钟之间进行协调,保证两个时钟同步工作,这就是时钟同步,对于每套系统的内时钟而言,另一套系统的内时钟即为外时钟 [ 查看详细 ]
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473