- 逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不...
- 关键字：
逻辑分析仪 时钟 数字信号
- 2014年1月3日，全球领先的测试、测量和监测仪器提供商---泰克公司宣布，天猫泰克旗舰店在“双十一”和“双十二”推出的特价机限时秒杀活动受到工程师的热烈追捧，产品上架后瞬间爆仓，成功售出数百台泰克测试测量仪器(包括广受欢迎的基础示波器TBS1102、任意函数发生器AFG2021-SC和AFG3052C)。
- 关键字：
泰克 示波器 发生器
- 在数字电路实验中，需要使用若干仪器、仪表观察实验现象和结果。常用的电子测量仪器有万用表、逻辑笔、普通示波器、存储示波器、逻辑分析仪等。万用表和逻辑笔使用方法比较简单，而逻辑分析仪和存储示波器目前在数字电路教学实验中应用还不十分普遍。
- 关键字：
示波器 荧光屏 发生器 耦合
- 示波器是人们设计、制造或修理电子设备不可或缺的工具。 在现今这个快节奏的世界里 ， 工程师们需要利用目前最好的工具来快速准确地解决他们所遇到的测量难题。在工程师看来，示波器是成功应对现今测量难题的关键所在。现代数字示波器拥有可帮助节省时间的特性，如深存储和一系列分析工具等，可简化高速数字设计带来的挑战。
- 关键字：
示波器 分析仪 发生器
- 摘要：本文介绍了一款低功耗8位200MSPS的模数转换器。ADC是由时间交织和逐级递减技术来实现低功耗的。流水级和放大器的设计保证了低电流下满足工艺、电压、温度(PVT)变化。本ADC采用0.35μm 双层多晶硅栅三层金属的CMOS工艺，在200MHz采样频率和41MHz输入信号频率下达到47.7dB的SNDR。
- 关键字：
ADC 放大器 无线通信 流水线 时钟 201312
- Teledyne LeCroy近日发布了三款最新的WaveStation系列任意波形发生器,最高带宽提高至160MHz和500 MS/s的采样率-比目前已有的型号带宽提高了3倍,采样率提高了4倍。最新的WaveStation3000配备了4.3”彩色显示屏幕，创新的前面板界面和双通道波形输出，标配PC波形编辑软件。
- 关键字：
Teledyne WaveStation 发生器
- STM32F系列微处理器，或者说是Cortex-M3内核的MCU内，都集成了一个叫PLL的东西。PLL就是锁相回路或锁相环(Phase Locked Loop)，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术，将外部的输入信号与内部的振荡信号同步,锁相环路的基本方框图如下图所示。一句话，PLL用来控制STM32F的时钟频率的。总而言之，STM32F系列MCU使用了这个东西，而我们在MCU上电之后，也就要对其正确的初始化，这样，我们才能得到我们需要的时钟配置。
- 关键字：
微处理器 STM32F PLL MCU 时钟
- 广播视频测试、监测及分析解决方案的市场领导厂商—泰克公司日前宣布，推出其新型双电源自动切换器ECO8000和ECO8020。这两款设备旨在与泰克SPG8000主同步和主时钟基准信号发生器一起使用，构成用于现代广播设施、移动转播车和后期制作设施的最先进的，具有优异可靠性、稳定性和高可用性的同步发生器系统。
- 关键字：
泰克 发生器
- LED调光能以两种方式进行：模拟调光和脉冲宽度调制(PWM)调光。模拟调光简单地调节LED串的DC电流，以改变...
- 关键字：
信号发生器 时钟 微型控制器
- 从大学时代第一次接触FPGA至今已有10多年的时间。至今记得当初第一次在EDA实验平台上完成数字秒表，抢答器，密码锁等实验时，那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。
- 关键字：
FPGA EDA VHDL Verilog 时钟 IP核
- 摘要：本文设计了一款高效率，高输入电压，输出电流恒定的大功率白光LED驱动芯片。设计了芯片中的运算放大器电路、带隙基准电路、锯齿波发生器电路、比较器电路、误差放大器电路、输出过压保护电路、过热保护电路、功率管驱动电路、逻辑控制电路等，并给出了仿真结果。仿真结果表明设计的芯片达到了预期的要求。
- 关键字：
LED 驱动电路 降压式DC/DC 发生器 运算放大器 201308
- 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来说，什么时候用DCM、PLL、PMCD和MM
- 关键字：
FPGA Tips 时钟 资源
- 数字系统的设计师们面临着许多新的挑战，例如使用采用了串行器/解串器（SERDES）技术的高速串行接口来取代传统的...
- 关键字：
高速串行接口 时钟 SERDES接口
- TD-SCDMA系统时钟指标TD-SCDMA基站的时间同步需求描述见技术规范3GPPTR25.836，要求提供NodeB的物理层...
- 关键字：
恒温晶振 TD-SCDMA 时钟
时钟(clk)发生器介绍
您好，目前还没有人创建词条时钟(clk)发生器!
欢迎您创建该词条，阐述对时钟(clk)发生器的理解，并与今后在此搜索时钟(clk)发生器的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
