首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 时钟(clk)发生器

时钟(clk)发生器 文章 进入时钟(clk)发生器技术社区

数字定时: 时钟信号、抖动、迟滞和眼图

  •   了解时钟信号的数字定时以及诸如抖动、漂移、上升时间、下降时间、稳定时间、迟滞和眼图等常用术语。 本教程是仪器基础教程系列的一部分。   1. 时钟信号   发送数字信号其实发送的就是一串由0或1组成的数字序列。 然而,与不同设备进行通信时,定时信息要与发送的位相关联。 数字波形作为时钟信号的参考。 您可以将时钟信号看成是一个指挥者,它为数字电路系统的各个部分提供定时信号,使每个过程都可在精确的时间点触发。   时钟信号是具有固定周期的方波。 周期是指一个时钟边沿到下一个同类时钟边沿之间的时间间隔
  • 关键字: 时钟  抖动  

支持单线SPI接口的烧录技术实现

  •   摘要:常规的SPI接口总线是双数据线全双工的同步通讯总线,在芯片的管脚上占用四根线。这里将介绍一种半双工的,单数据线,且编程器作为从机的通讯协议,这次的通讯时钟比较高,达到了10MHz。   1、标准的SPI通讯协议   SPI是串行外设接口(Serial Peripheral Interface)的缩写,是一种高速,全双工,同步的通讯协议。SPI   通常需要四根线,它们是MOSI(数据输出)、MISO(数据输入)、SCLK(时钟)、SS(片选)。   (1) MOSI - 主设备数据输出,
  • 关键字: SPI  时钟  

统一时基的智能变电站

  •   摘要:在战争影片中,我们经常会看到这样一幕,部队在进行军事行动前,为了能准确按作战计划行动,各指挥官在作战前必须要进行对时操作。在当今智能化的进程中,变电站自动化程度越来越高,其各部件的智能化动作也需要在同一时间下进行,统一的全网时间基准在测量和控制的同步性上必不可少。   时间术语介绍   我们天天说“时间一分一秒的过去了!”那到底我们是怎样定义时间的呢?人们经常提到的时间概念方面的术语有如世界时,国际原子时,协调世界时等。   世界时(UI)即为格林尼治所在地的标准时
  • 关键字: 变电站  时钟  

功率测量中的时钟——同步源原理解析

  •   摘要:一般而言石英表精确度比机械表较高,瑞士标准是月误差在15秒之内。有些精准的机芯更是可以达到年误差几秒之内,但是即使最名贵的瑞士手表,时间走时都会有误差,这是什么原因呢?   一般而言石英表精确度比机械表较高,瑞士标准是月误差在15秒之内。有些精准的机芯更是可以达到年误差几秒之内,但是即使最名贵的瑞士手表,时间走时都会有误差,这是什么原因呢?   手表中机芯很重要就跟人的心脏一样,在石英钟表中,使用32.768kHz的晶振产生振荡信号,经过15分频得到1Hz信号,每个周期驱动秒钟走一下。晶振频
  • 关键字: 时钟  同步源  

美高森美发布其时钟产品概览

  •   1. 光传输网络时钟转换器   高性能光传输网络(Optical Transport Network, OTN)时钟转换器ZL30169 完全符合ITU-T G.8251标准,确保达到互操作性和令人满意的网络性能。超小尺寸的ZL30169支持三路输入,三路输出,输入输出端口间可实现任意频率转换,提供业内领先的250fs RMS输出抖动性能,适用于100G相干光网络。   市场研究机构Infonetics指出,100Gb/s是2015年至2030年的下一个首选速率,预计到2018年营收超过100亿美
  • 关键字: 美高森美  时钟  ZL30169  

时钟的抖动及相噪分析

  • 抖动测量一直被称为示波器测试测量的最高境界。传统最直观的抖动测量方法是利用余辉来查看波形的变化。后来演变为高等数学概率统计上的艰深问题,抖动测量结果准还是不准的问题就于是变得更加复杂。时钟的特性可以用频率计测量频率的稳定度,用频谱仪测量相噪,用示波器测量TIE抖动、周期抖动、cycle-cycle抖动。
  • 关键字: 时钟  抖动  相噪  测量  频谱仪  示波器  

安森美半导体新一代外围组件快速互连(PCIe)方案优化服务器时钟应用

  •   网络/无线/云计算、数字消费、自动测试设备(ATE)/工业等应用市场的不断发展令时钟技术在性能和灵活性的结合越趋重要,而且越来越多的应用要求实时时钟在宽温度范围内有极高的计时精度。安森美半导体(ON Semiconductor)为满足市场对更高时钟精度的需求,不断开发和拓展完整时钟解决方案,降低时间抖动和相位噪声,同时使系统设计更加简单易行。   不同应用市场对时钟方案的需求   不同应用市场对时钟方案的需求各有特点。例如,网络、无线和云计算领域需要低于1ps的抖动及低相位噪声,采用晶体振荡器(X
  • 关键字: PCIe  时钟  服务器  

Silicon Labs推出业界最低抖动的时钟系列产品

  •   高性能模拟与混合信号IC领导厂商Silicon Labs(芯科实验室有限公司)今日宣布针对高速网络、通信和数据中心等当今互联网基础设施的根基,推出业界最高频率灵活性和领先抖动性能的时钟解决方案。Silicon Labs的新一代Si534x“片上时钟树“系列产品包括高性能时钟发生器和高集成度Multi-PLL抖动衰减器。这些单芯片、超低抖动时钟芯片整合了时钟合成与抖动衰减功能,设计旨在减少光传输网络、无线基础设施、宽带接入/汇聚、电信级以太网、测试和测量以及企业和数据中心设备(包
  • 关键字: Silicon Labs  Multi-PLL  时钟  

高速PCB设计中的时序分析及仿真策略解析

  •   在网络通讯领域,ATM交换机、核心路由器、千兆以太网以及各种网关设备中,系统数据速率、时钟速率不断提高,相应处理器的工作频率也越来越高;数据、语音、图像的传输速度已经远远高于500Mbps,数百兆乃至数吉的背板也越来越普遍。数字系统速度的提高意味着信号的升降时间尽可能短,由数字信号频率和边沿速率提高而产生的一系列高速设计问题也变得越来越突出。当信号的互连延迟大于边沿信号翻转时间的20%时,板上的信号导线就会呈现出传输线效应,这样的设计就成为高速设计。高速问题的出现给硬件设计带来了更大的挑战,有许多从逻
  • 关键字: PCB  时钟  时序  

如何优化PCIe 应用中的时钟分配

  •   PCI Express® (PCIe®) 是一项业界领先的标准输入/输出 (I/O) 技术,是服务器、个人电脑以及其它应用中最常用的 I/O 接口之一。该标准多年来不断发展,以适应更高的数据速率(见表 1)。第 3 代 PCIe 引入了全新的编码方案,其可在不增加数据速率一倍的情况下,将数据吞吐量提升一倍。PCI-SIG 近期宣布推出的第 4 代 PCIe 具有 16 G 每秒传输 (GT/s) 的比特率。第 4 代的规范预计将在 2014 或 2015 年发布。 表 1:各代
  • 关键字: PCI Express  时钟  RefClk  

解析UC/OS-II时钟中断技术

  •   时钟节拍是特定的周期性中断。这个中断可以看作是系统心脏的脉动。中断之间的时间间隔取决于不同的应用,一般在10mS到200mS之间。时钟的节拍式中断使得内核可以将任务延时若干个整数时钟节拍,以及当任务等待事件发生时,提供等待超时的依据。时钟节拍率越快,系统的额外开销就越大。   1、系统中断与时钟节拍   1.1、 系统中断   中断是一种硬件机制,用于通知CPU有个异步事件发生了。中断一旦被系统识别,CPU则保存部分(或全部)现场(context),即部分(或全部)寄存器的值,跳转到专门的子程序
  • 关键字: UC/OS-II  时钟  中断机制  

盘点振荡器生成精确时钟源的几种设计方案

  •   数字逻辑已经成为当今所有电子电路的核心,无论是FPGA、微控制器、微处理器还是分立逻辑。数字系统采用必须互连在一起以执行所需功能的众多组件。确保此类数字系统正常运行的要素是实现所有数字组件之间通信以及在其之间建立同步的时钟信号。因此,我们始终需要一种源头来生成这种时钟信号。   信号源采用振荡器的形式。虽然当今大多数微控制器具有集成RC振荡器,但是这种内部RC振荡器生成的时钟质量往往不足以支持与系统中其它模块通信所需要的精度。因此,需要采用能够为整个系统提供时钟信号并且满足对精度、信号完整性与稳定性
  • 关键字: 数字逻辑  振荡器  时钟  

三种调整单片机时钟精度的解决方案

  • 单片机应用中,常常会遇到这种情况,在用单片机制作电子钟或要求根据时钟启控的控制系统时,会突然发现当初校准了的电子时钟的时间竟然变快或是变慢了。 于是,尝试用各种方法来调整它的走时精度,但是最终的效果还是不尽人意,只好每过一段时间手动调整一次。那么,是否可使时钟走时更精确些呢?现探讨如下: 一、误差原因分析 1.单片机电子时钟的计时脉冲基准,是由外部晶振的频率经过12分频后提供的,采用内部的定时,计数器来实现计时功能。所以,外接晶振频率的精确度直接影响电子钟计时的准确性。 2.单片机电子时钟利用内部
  • 关键字: 单片机  时钟  

一个基于MCU内核的时钟系统设计

  • 摘要:介绍了一个基于MCU内核的时钟系统的设计,给出了其电路结构并详细地分析了系统的工作原理。该系统能生成两相不重叠时钟,利用静态锁存器保存动态信息,提供三种电源管理方式以适应低功耗应用。在上华(CSMC)0.6μm工艺库下,利用Cadence EDA工具对电路进行了仿真,仿真结果验证了设计的准确性。 关键词:微控制器 时钟系统 两相不重叠时钟 时钟系统是微控制器(MCU)的一个重要部分,它产生的时钟信号要贯穿整个芯片。时钟系统设计得好坏关系到芯片能否正常工作。    
  • 关键字: MCU  时钟  

AeroflexS系列信号发生器将相位噪声性能提高到-140 dBc / Hz

  • 艾法斯控股有限公司(纽约证券交易所:ARX)的全资子公司艾法斯有限公司宣布:其最新版本的S系列信号发生器(SGA和SGD)的性能已得到了提升,使其相位噪声得以改善并拥有更好的RF电平精度。在载波频率为1 GHz、频率偏移为100 kHz至1 MHz时,相位噪声可以改善多达6 dB,使得此区间内的相位噪声典型值达到-140 dBc / Hz。
  • 关键字: 艾法斯  发生器  
共463条 7/31 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|

时钟(clk)发生器介绍

您好,目前还没有人创建词条时钟(clk)发生器!
欢迎您创建该词条,阐述对时钟(clk)发生器的理解,并与今后在此搜索时钟(clk)发生器的朋友们分享。    创建词条

热门主题

关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473