首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 异步fifo

异步fifo 文章 进入异步fifo技术社区

用FPGA芯片实现高速异步FIFO的一种方法

  • 用FPGA芯片实现高速异步FIFO的一种方法-现代集成电路芯片中,随着设计规模的不断扩大。一个系统中往往含有数个时钟。多时钟带来的一个问题就是,如何设计异步时钟之间的接口电路。异步 FIFO(First In First Out)是解决这个问题的一种简便、快捷的解决方案。
  • 关键字: FPGA  异步FIFO  

激光告警系统的异步FIFO设计

  • 介绍了在激光告警系统中采用异步FIFO解决A/D数据采样与FPGA数据处理模块之间的不同速率匹配问题。在分析异步FIFO设计难点基础上,提出利用Gray码计数器作为读写地址编码,有效地同步了异步信号,避免了亚稳态现象的产生,给不同速率间的数据传输提供了一种有效的解决方案。
  • 关键字: 异步FIFO  A/D数据采样  FPGA  

异步FIFO在DSP图像采集系统中的应用

  • 引言基于DSP的图像采集与处理系统与传统的PC端的系统相比,具有功耗低、携带方便、处理速度快的特点,被广泛使用在图像采集与处理领域。DSP(Digital Signal Process or)芯片也称数字信号处理器,是TI公司推出的专
  • 关键字: 异步FIFO  TVP5150  DSP  中断  CPLD  

在高速信号采集系统中利用FPGA实现异步FIFO设计

  • 目前数据采集系统朝着高速和高精度的方向发展。随着FPGA的集成度和运行速度的提高,可以满足高速数据采集系统...
  • 关键字: 高速信号采集  异步FIFO  

基于异步FIFO和PLL的雷达数据采集系统

  • 1引言随着雷达系统中数字处理技术的飞速发展,需要对雷达回波信号进行高速数据采集。在嵌入式条件...
  • 关键字: 异步FIFO  PLL  雷达数据采集  

异步FIFO设计

基于异步FIFO实现不同时钟域间数据传递的设计

  • 摘    要:数据流在不同时钟域间的传递一直是集成电路芯片设计中的一个重点问题。本文通过采用异步FIFO的方式给出了这个问题的一种解决方法,并采用Verilog 硬件描述语言通过前仿真和逻辑综合完成设计。 关键词:异步FIFO;时钟域;Verilog引言当今集成电路设计的主导思想之一就是设计同步化,即对所有时钟控制器件(如触发器、RAM等)都采用同一个时钟来控制。但在实际的应用系统中,实现完全同步化的设计非常困难,很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块
  • 关键字: Verilog  时钟域  异步FIFO  
共7条 1/1 1

异步fifo介绍

您好,目前还没有人创建词条异步fifo!
欢迎您创建该词条,阐述对异步fifo的理解,并与今后在此搜索异步fifo的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473