- 摘要：研究了一种基于以太网物理层时钟同步的高带宽低噪声压控振荡器(VCO)，该VCO采用交叉耦合的电流饥饿型环形振荡器，通过级联11级环路电路和改善其控制电压变换电路，优化了VCO的输出频率范围以及降低了输出时钟的
- 关键字：
PLL VCO 设计 同步 时钟 以太网 物理 用于
- 电路设计、噪声分析及仿真
ADF4108主要由一个低噪声数字鉴相器(PDF)、一个精密电荷泵、一个可编程参考分频器、可编程A(6bit)及B(13bit)分频计数器和一个双模分频器(P/P+1)构成。在这里，随模式控制高、低电平的不同，双模分频器采用两个不同的分频模数P+1和P。双模分频器的输出同时驱动两个可编程分频器，他们分别预置在A和B(A<B)，并进行减计数。在除A和除B分频器未计数到零时，模式控制为高电平，双模分频器输出频率为f0/(p+1)。在输入A(P+1)个周期之后，除A分频
- 关键字：
分频器 VCO ADF4108
- VCO电路的设计VCO电路为使用上章的备注栏所介绍的库拉普振荡电路。将线圈与电容组合，使达到设计规格的40M~60 ...
- 关键字：
PLL-VCO
- 在此说明以晶体振荡器做为基准振荡器，将其与VCO以及PLL电路组合成为信号产生器的情形也被称为频率合成器。此 ...
- 关键字：
PLL-VCO
- 简介
“锁相环”(PLL)是现代通信系统的基本构建模块。PLL通常用在无线电接收机或发射机中，主要提供“本振”(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数(A/D)转换
- 关键字：
VCO PLL 压控振荡器 性能
- 电路的功能本电路是50~150MHZ高频电压控制振荡器，可在通信机、信号发生器等高频电路中与PLL电路配合使用。若在控制电压端加4~5V的直流置偏，使话音等信号在这里加权，则可作为FM调制器使用。电路工作原理本电路是高
- 关键字：
电路 VCO 高频 150MHZ
- 电路的功能这是一种可在3M~30MHZ频率使用的电压控制振荡器，在通信机或信号发生器等测量仪器中，可与PLL电路配合使用。振荡回路采用了变形克拉着振荡电路方式，晶体管TR1的参数变动对振荡频率影响不大。电路工作原理
- 关键字：
电路 VCO 高频 30MHZ 频率
- 在此说明以晶体振荡器做为基准振荡器，将其与VCO以及PLL电路组合成为信号产生器的情形也被称为频率合成器。
此一PLL-VCO电路的设计规格如表l所示。振荡频率范围为40M~60MHz内的10MHz宽。每一频率阶段(step)宽幅为10
- 关键字：
PLL-VCO
- 摘要：采用交叉耦合结构，利用TSMC90nm 1P9M 1．2V RFCMOS工艺设计的全集成LC压控振荡器(VCO)，符合IEEE 802．1lb／g WLAN通信标准。调谐电压为0～1．2V，具有150MHz的调谐范围(2．44GHz～2．59GHz)。利用Mentor Gra
- 关键字：
2.5GHz VCO 设计 功耗 压低 无线局 域网 应用
- 锁相环在通讯技术中具有重要的地位，在调制、解调、时钟恢复、频率合成中都扮演着不可替代的角色。可控振荡器是锁相环的核心部分。最近，鉴于对集成电路低功耗和高集成度的追求，越来越多的研究人员投人到基于CMOS工
- 关键字：
CMOS 高频 压控振荡器
- 摘 要：针对目前通信系统应用上对压控振荡器的片上集成、宽调谐、调幅、启动特性和功耗等提出的综合性要求，分析和设计了一种压控调频调幅振荡器，其延迟单元采用全差分结构，以消除共模噪声和增加延迟控制的灵活性
- 关键字：
CMOS VCO 电流 折叠技术
- 设计了一款3．7 GHz宽带CMOS电感电容压控振荡器。采用了电容开关的技术以补偿工艺、温度和电源电压的变化，并对片上电感和射频开关进行优化设计以得到最大的Q值。电路采用和舰0．18 μm CMOS混合信号制造工艺，芯片面积为0．4 mm×1 mm。测试结果显示，芯片的工作频率为3．4~4 GHz，根据输出频谱得到的相位噪声为一100 dBc／Hz@1 MHz，在1．8V工作电压下的功耗为10 mW。测试结果表明，该VCO有较大的工作频率范围和较低的相位噪声性能，可以用于锁相环和频率合成器。
- 关键字：
CMOS GHz VCO LC
- 提出了一种基于PCB工艺的L波段宽带低相噪VCO电路拓扑结构。采用基极和发射极双端调谐的方式，并引入可变电容反馈，实现了电路的超宽带。同时在低损耗的FR4基板上制作微带小电感以形成高Q谐振器，降低了VCO的相位噪声。基于此方法设计得到的L波段宽带VCO比同类薄膜工艺产品相位噪声低了5 dB以上。
- 关键字：
设计 制作 VCO 相噪 宽带 波段
- 多年以来，作为业界主流产品的模拟PLL已被熟知，模拟PLL性能稳定，可为频率合成和抖动消除提供低成本的解决方案，工作频率高达8GHz及以上。然而新兴的基于直接数字频率合成（DDS）的数字PLL在某些应用中极具竞争力。本文比较了模拟PLL和基于DDS的数字PLL之间的差异，以及如何利用这些差异来指导设计人员选择最佳的解决方案。
数字PLL利用数字逻辑实现传统的PLL模块。虽然实现数字PLL的方法有很多，但本文只介绍基于DDS的数字PLL架构。
图1 典型的模拟PLL结构框图
- 关键字：
PLL DDS 分频器 鉴相器 DAC VCO
- 0 引言
宽带微波扫频源和微波频率合成器是微波设备的核心部件，宽带、高性能、小型化、高可靠是现代装备系统的必然要求。集成压控振荡器(VCO)作为关键器件，其性能直接影响整机性能的优劣，宽带VCO的可靠性和稳定性在很大程度上制约着电子装备和系统的可靠性和有效性。因此，设计稳定可靠的宽带VCO成为当前微波领域的重要课题之一。可靠性设计已成为混合集成电路研制过程中的一个非常重要的环节，而产品的可靠性源自于可靠的设计和严格的工艺在线质量控制。
1 集成VCO的可靠性分析
微波混合集成VCO采用薄膜混
- 关键字：
压控振荡器
压控振荡器（vco）介绍
您好，目前还没有人创建词条压控振荡器（vco）!
欢迎您创建该词条，阐述对压控振荡器（vco）的理解，并与今后在此搜索压控振荡器（vco）的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
