首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 加法器最低位修正

加法器最低位修正 文章 进入加法器最低位修正技术社区

DDS逻辑优化设计及Verilog实现

  • 摘    要:本文主要介绍了在DDS系统中,为了提高芯片运算速度,加大输出带宽,减小芯片规模从而提高可靠性和频谱纯度而采用的优化方法及其VerilogHDL实现。关键词:流水线;输入寄存器结构;加法器最低位修正;压缩存储查找表 概述由于DDS频率合成方法具有低频率转换时间、低失真输出波形、高分辨率、高频谱纯度、可编程和宽频率输出范围等优良性能,在现代频率合成领域中具有越来越重要的地位。在许多应用领域中,如通信、导航、雷达和电子对抗等, DDS频率源都是主流的关键部件。 D
  • 关键字: 加法器最低位修正  流水线  输入寄存器结构  压缩存储查找表  
共1条 1/1 1

加法器最低位修正介绍

您好,目前还没有人创建词条加法器最低位修正!
欢迎您创建该词条,阐述对加法器最低位修正的理解,并与今后在此搜索加法器最低位修正的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473