可调高效多通道高性能分集接收机
为什么选择8通道 ADC
本文引用地址:http://www.eepw.com.cn/article/94616.htm就使用分集的双通道 ZIF 接收机而言,需要使用8个 ADC(请参见图 1)。如果使用了四个 12 位双通道 ADC,每条通道都有并行数据输出,且差不多会有 100 条数据线路需要布线,并被连接至现场可编程门阵列 (FPGA)。此外,还需要为 ADC 安排4个时钟。单是从封装角度来说,4个9×9mm、12 位双通道 ADC 就要占用 320mm2以上的板级空间。另外,约100条数据线路的布线轻易就会使所需板级空间增加1倍,同时在 FPGA 上也要求相同数量的数据输入。很明显,推荐使用一个8通道 ADC,那么采用单个封装的8个 ADC 的功耗和数据线路又如何呢?
图1 双通道分集ZIF接收机
为什么选择串行8通道 ADC
评论