SERDES的FPGA实现(07-100)
——
图4示出用Lattice SC FPGA，此测试装置采样的9个眼图。每个眼图下面的数字是测量的眼高(由图2测量V)。注意，增加预矫可改善每个位率下的眼图。预矫是发生在缆线和背板中信号衰减的SERDES发送器补偿。这种Lattice SC FPGA，所需的眼高度是85mV，所以，16%预矫，在3.8Gb/s取晴图仅仅是取样，这不能满足要求。
本文引用地址：http://www.eepw.com.cn/article/91924.htm
图4 在不同SERDES数据率增加预加重
结语
本文给出了SERDES接口的FPGA实现方法在选择FPGA时，应该考虑可能的信道数、信道的配置灵活性、接口速度、SERDES IP、传输性能指标和电气性能要求。FPGA产品和SERDES的速度和市场占有率正在增大。了解它们的能力和所遇到的问题，设计人员可以增加其产品的可靠性功能，以及加快上市时间。(彭京湘)
评论