适合无线应用的FPGA(07-100)

　　位级处理

　　位级单元包括在发射端的随机选择、FEC(前向纠错)、交织、到QPSK(正交相移键控)变换和QAM(正交幅度调制)。相应的接收处理位级单元是符号反变换、反交织、FEC译码和反随机选择。除FEC译码外的所有位级功能都是相对直接的、不是计算密集的。

　　在软件可编程DSP器件上执行FEC译码功能是计算密集的并耗散大量带宽。FPGA广泛用于脱载这些功能和解脱DSP带宽来执行其他功能(见图2)。FPGA也可以用到MAC层的接口并完成一些较低的MAC功能。低成本、存储器丰富的FPGA非常适合于执行这种DSP协处理。

　　符号级处理

　　OFDMA系统中的符号级功能包括子信道选择和解子信道选择，信道判断，均衡和循环前缀插入和分离功能，时间—频率域和频率—时间域变换分别用FET和IFFT实现。它们是通用的数据通路功能(涉及到非常高速的复乘法)，非常适合于用FPGA实现。CycloneⅢ FPGA中的丰富M9K存储器单元和乘法器为DL和UL DFDMA引擎提供1个成本最佳实现方案。

　　OFDM-MIMO结合是现在和将来WiMAX系统具有较高数据率的关键因素。多天线方法提供各种好处，包括较高的数据率、阵列增益、分集增益和同信道干扰抑制。聚束和空间多路复用MIMO技术也是计算密集的，包括矩阵分解和乘法。

　　特别是，Cholesky分解、QR分解和奇数值分解函数在这些系统中解线性方程组是有用的。这些函数使DSP力不从心，但很适合于FPGA用著名的心缩式阵列结构，发挥FPGA平行性能，提供1个更经济的方案。

　　数字IF处理

　　数字IF扩展了DSP范围，超出基带到

　　RF域。这增加系统的灵活性，并降低了制造成本。此外，数字频率变换比传统的借助衰减和选择的模拟技术有更大的灵活性和更高的性能。

　　类似于数字上变频(DUC)，在接收端需要数字下变频(DDC)把IF频率降到基带。DUC和DDC都采用复杂的滤波器结构，包括FIR(有限脉冲响应)和CIC(级联积分器—梳状)滤波器。先进的带几百个18×18乘法器的FPGA为并行处理多信道提供1个理想平台。典型的WiMAX DUC和DDC结构和规范是单信道IQ时分复用DUC和单信道IQ时分复用DDC(见图3)。

　　应用

　　呈现的无线应用，如远程无线电头、微微/毫微微基站、WiMAX CPE和SDR有各种各样的要求，包括严格的功耗和低成本。低成本、低功率FPGA使这些大量、成本敏感涌现的无线应用成为可能。例如，WiMAX微微基站中的DUC和DDC、DL和UL OFDMA引擎、CTC译码功能都可集成到中等规范的CycloneⅢ FPGA中，以低价格提供小于2W的功耗。随着从未有过的功率、性能和成本结合，FPGA正在进一步促使涌现大量高性能、低功耗、低成本应用。