新闻中心

EEPW首页 > 网络与存储 > 设计应用 > 可管理NAND:适用于移动设备的嵌入式大容量存储革新

可管理NAND:适用于移动设备的嵌入式大容量存储革新

作者:NAND闪存应用经理 Jim Cooke Micron科技公司 NAND体系结构策略经理时间:2008-05-28来源:电子工程专辑收藏

  与多年前相比,现在的移动消费电子装置结构复杂,功能丰富,能够存储大量音乐、照片和视频内容。让人欣慰的是,存储系统的体系结构能够适应这些新的数据密集型应用。例如,适用于大容量存储的高性价比紧凑型 闪存就替代了手机、MP3 播放器和数码相机中使用的 NOR 闪存和其它非易失性存储装置。 

本文引用地址:http://www.eepw.com.cn/article/83216.htm

  随着工艺技术的进步,密度大约每 12 至 18 个月即提高一倍。对于 闪存而言,这意味着对多层单元 (MLC) 技术的重视程度日益提高。传统的单层单元 (SLC) 闪存每个存储单位能够存储一个数据位。MLC 技术能够实现在单个存储单元中存放多个数据位,数据的存储容量达到相同大小 NAND 闪存设备的两倍。MLC NAND进一步加快了 NAND 闪存的每字节成本,并为新的应用提供了发展空间。市场趋势显示MLC 闪存的出货量在 2007 年初超过了 SLC 闪存。 

  MLC NAND 的采用,NAND 产品周期的缩短让系统设计人员的工作越来越复杂。传统的SLC NAND 闪存,每 512 字节只需要一位错误校验码,大多数新型处理器都可以直接为其提供支持。而现在的 MLC 闪存设备却不同,需要每 512 字节扇区 4 位校验码,将来的 MLC NAND 对 ECC 的要求将超过每 512 字节扇区 8 位校验。高级 ECC 算法的实现和硬件加速电路对处理器和主机系统在设计方面构成了很大的挑战。 

  系统设计人员还必须能够应对 NAND 闪存的快速更新换代,以及不同供应商之间产品功能差别带来的挑战。系统设计人员和处理器制造商为跟上 NAND 闪存制造商的步伐必须在硬件和软件开发方面进行更多资源投入。更为重要的是,额外的开发工作可能会对上市时间产生较大影响。 

   可管理 NAND 

  正确的解决办法是:采用 的创新式可管理 NAND 产品。可管理 NAND 闪存将 的高质量低成本 NAND 闪烁与半高型高速MultiMediaCard. () 控制器结合在一起,并采用了符合 JEDEC 标准的 BGA 封装和高级 10 信号接口。

   是一种特征突出的高性能接口,无线消费电子应用中的几乎所有处理器均支持该接口。如果使用 8 位数据总线和标准 BGA,可管理 NAND 支持 52 MB/秒(峰值)的接口速率。因为处理器的接口没有变化,所以 BGA 中的 NAND 底层技术可以在不影响应用的情况下更改。这种方法能够延长更高密度解决方案的使用寿命,从而能够通过一种系统主板设计支持多种元件密度。 

  可管理 NAND 的另一个主要优势是消除了对主机处理器上特定供应商闪存固件及驱动程序的依赖(这种依赖性使得主机处理器需要协调程序/擦除/读取功能并管理坏块和坏位)从而将标准的 NAND 成为简单的读写设备。主机处理器不必考虑诸如 NAND 块大小、页面大小、新增功能、进程产生、MLC 与 SLC、平均读写算法以及 ECC 要求等不必要的NAND 功能细节。只要具有工业标准的通用 设备驱动程序即可让处理器与 Micron可管理 NAND 以及其它供应商生产的符合相同标准的产品实现无缝配合。 

  可管理 NAND 设备概念已被提议作为一种行业标准被大家接受。The MultiMediaCard Association 和 JEDEC 于 2006 年 12 月联合宣布将 eMMC. 作为此类别闪烁存储设备的名称和商标。 

        

                    图 1:NAND 闪存配置可管理 NAND 功能 

  可管理 NAND 是一种具有 MMC 接口的多合一和控制器设备。它符合MMC 系统规范版本 4.2,并且与 MMCplus.、MMCmobile.、MMCmicro. 以及过去的MMC 完全兼容。 

  主要功能: 

  可同时支持 MMC 和 SPI 模式操作 
  主机可选择 x1、x4 和 x8 I/O 
  52 MHz 时钟速度(最高) 
  416 Mb/s (52 MB/s) 数据速率(最高) 
  3.3V 和 1.8V 工作电压 
  密码保护 
  永久和临时写保护 
  内部 ECC、平均读写算法和数据块管理。 

linux操作系统文章专题:linux操作系统详解(linux不再难懂)

上一页 1 2 下一页

评论


相关推荐

技术专区

关闭