利用SmartCompile和赛灵思的设计工具进行设计保存(07-100)

　　有关元器件和网络的详细信息被存储在引导报告文件(GRF)。该文件列出了被重新实现的新文件和网络的名称。

　　大约在10次的引导实现后，建议无需引导就进行重新实现以最优化整个的设计。这将使得以前已被引导的逻辑与新的或已修改过的逻辑之间得到最优化。

　　采用 Partitions

　　有若干策略可用于决定设计中什么逻辑模块成为待Partition的最佳候选模块。如果缩短运行时间是主要的目标，要把设计分成具有类似数量逻辑的4到10个之间的Partitions。如果其中的一个Partitions被修改，其它的将被保存。因此，保存数量与设计中Partitions 的数量是成比例的。另一个策略是当难以满足时序约束时实例创建一个Partition。一旦针对这个Partition的时序约束得到满足，即使在该Partition外部的逻辑被修改时，它也会被保存起来。

　　为了向设计添加更多的Partitions，存在一个逐渐减小的返回点。Partition接口是最优化的障碍。如果只能通过对 Partition接口最优化来解决一个关键路径或包装问题， 那么，应该从设计中把那个Partition消除。在Partition接口上创建寄存器将排除出现时序或包装问题的可能性。

　　XST和Synplify Pro两者都可被用详细说明RTL Partitions。

　　在Partition流程中使用XST

　　如图4所示，要采用XST综合工具在ISE Project Navigator中创建Partitions，右击Sources列表中的实例并选择New Partition。从这个菜单可以修改其它的Partition属性，如保存。

　　在tcl接口中创建Partition，要使用这条命令：

　　% partition new

　　Partitions不能用批处理命令创建，因为他们需要在设计中的特定逻辑模块上设置一种属性。

　　实现FPGA设计(XST, ngdbuild, map, par)的个别应用生成关于哪一个Partitions在它们各自的报告文件中被保存和实现的信息。例如，在这个XST 综合报告中，一些Partitions被保存，而其它的被重新实现。每一个已实现的Partition都有一个原因解释它为什么没有被保存。

　　在9.1i版本ISE中，对时序约束或命令行变更做出的修改—如努力级别—将迫使所有的Partitions被重新实现。

　　在Partition流程中采用Synplify Pro

　　在Synplify Pro Partition流程的情况下，用户在运行综合之前，指定RTL模块/子模块(Partitions)作为Synplify Pro中的编译点。在整个设计中运行最初的布局和布线之后，该工具检测哪些模块/子模块已经发生了改变，并且能利用这一变化对所选择的任意模块执行后续的增量布局和布线，与此同时，使其它已布局/布线的模块保持不动。在已传递到布局和布线的tcl文件中，有可能详细说明布局或布局和布线是否被保存(缺省是布局和布线)。