采用0.13微米CMOS工艺制造的单芯片UMTS W-CDMA多频段收发器(06-100)
串行控制总线
本文引用地址：http://www.eepw.com.cn/article/81180.htm该集成电路由两个独立的串行三线制总线控制。其中一条总线负责控制常规配置，另一条独立的总线用于设置接收增益。编程接口可后向兼容前代产品并可根据DigRF标准处理相关命令。最大总线时钟频率等于参考时钟频率(15.36 MHz至38.4 MHz)。也可通过主用三线制总线(负责配置的总线)对接收增益进行设置。在本例中，备用总线引脚可被用作GPO(通用输出)引脚。
前端控制
由于多频段和多模操作所导致的前端复杂度的加大，要求我们对外部组件(例如LNA、PA和转换器等)进行有效控制。因此，该集成电路包含非常灵活的软件编程前端控制功能模块，它可通过以事件触发方式转换6个专用输出引脚满足外部组件控制要求。为了确保兼容未来的前端组件(例如三增益LNA)，可选择一个电压级别可变的附加逻辑“高”信号。
操作测试功能
可通过启动一个特殊的测试模式和读回测试图形对集成电路功能进行检查，例如检查是否有所有输入电压等。这有助于查明生产过程中的焊接问题。在操作过程中，锁定检测引脚逻辑状态可跟踪接收器和发射器PLL的锁定状态。利用这些信息，信道转换防护间隔可被最小化。
芯片布局
图9显示的是该集成电路的缩微图。接收器射频通道位于右侧，左上角是调制器和基带滤波器。接收器VCO位于芯片中央。发射器基带滤波器位于芯片左下角，在发射器PLL环路滤波器和发射器VCO的下方。发射调制器和射频输出通道位于芯片下缘。
结语
支持UMTS FDD标准所规定的所有工作频段的单芯片全集成化3G UMTS/W-CDMA收发器已经推出。该集成电路采用标准化0.13微米CMOS工艺制造而成。该设计包括两个分数型频率合成器(搭载全集成化VCO、片上调谐和PLL)、零中频接收通道和直接转换型发射器通道。接收器和发射器都具备出色的性能，为创建满足UMTS最低性能规范(带容限)的平台解决方案创造了条件。该器件的工作电压为2.7-3 V，接收模式下功耗为35 mA，在发射器活动时的最大功耗为80 mA。这些结果表明了本文所述收发器的竞争优势，因为它可同时满足BiCMOS工艺产品的功耗和性能要求。该芯片采用非常袖珍的无引脚封装，面积仅为5×5毫米，高度仅为0.8毫米，完全符合ARIB WCDMA和UMTS标准。
cdma相关文章:cdma原理
评论