新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 选择适用于POL架构中功率转换的 MOSFET

选择适用于POL架构中功率转换的 MOSFET

作者:Vishay Intertechnology Jess Brown 博士时间:2008-03-25来源:电子产品世界收藏

  对于电路需要 3.3V 及更低电压的应用,负载点 () 转换器已发展成为面向这些应用的广受欢迎的解决方案。对此类电压水平的需求源自对更低内核电压的要求,这样即使功率保持相同, 对这些转换器的电流要求将会很明显地增加。

本文引用地址:http://www.eepw.com.cn/article/80628.htm

  自引入 理念以来已建议并使用了许多不同的配置,当前尚没有将高压(例如 48V)逐步降低到 0.9V 低压的确定策略。过去使用传统分布式功率架构 (DPAs) 从单个“前端转换器”(图1)提供所有所需的电压水平。在固定电信应用中,48V 的输入电压在变压器隔离的情况下被逐步降低到多种不同的输出电压,并且在整个卡或子系统中被分配到需要用电的子电路中。在某些情况下,这会产生围绕 PCB 循环的高电流,从而导致高压降、更高的功耗、较大的 PCB 轨迹,以及较差的稳压性能。IBA 解决方案(图 2)实质上为两步转换过程。第一部分类似于 DPA,前端转换器和第二步转换器获得分布式总线电压,然后在系统需要用电时将其转换成所需的电压水平。


  前端转换器与 转换器效率之间的关系

  可用于前端转换器的拓扑结构有多种,其中包括回扫、正向谐振复位、正向有源嵌位复位、推拉、半桥式及全桥式。在其中的每一种拓扑结构中,变压器均可提供电流隔离,而不是用于存储电能。因此,无需隔离 POL 转换器,因为前端转换器已实现了对它的隔离。其次,根据所需的电压水平,POL 转换器可同步降压或同步升压,以提供最高的效率。最后,这些控制器还可轻松地实现最小的尺寸。

  下一个问题是,对于分布式总线来说,哪种电压水平将使整个系统实现最佳效率?标准前端转换器的效率随输出电压的升高而增加。但当增加总线电压时,在使用电压较低的总线时对应的负载点处需要更高 VDS 额定值的 。这依次将需要更高 rDS(on) 的 ,从而增加了传导损耗。另一方面,输出电压较低的前端转换器意味着,对于相同输出功率水平,负载电流更高,损耗更多(在前端转换器中)。但 3.3V 的分布式总线意味着如果系统中需要 3.3V 的电压水平,则无需转换到 3.3V。此外,到 POL 转换器的更低输入电压可极大提高同步转换器的效率,这可能与使用输出电压较高的转换器的情况不同。

  在某些情况下,通过固定输出电流而不是输出电压来设置前端转换器的参数可能更加理想。这种情况是可能的,因为 IBA 可在负载点转换器实现稳压,因此分配的中间电压不必是固定电压。

  针对特定应用调整硅片大小

  POL 转换器中对 的要求完全取决于每种应用。尤其是,对高端与低端 MOSFET 的硅片要求完全不同,选择正确的硅片会极大影响效率。调节过程可用于帮助设计人员确定最适合他们应用的硅片。

  包含 12V 输入电压和 1.5V 输出电压的典型 POL 同步降压转换器运行情况会产生 12.5% 的低占空比需求。这主导了用于高端及低端器件的硅片物理尺寸。低端器件需要采用足以提供小 rDS(on) 的大尺寸硅片,而高端器件应采用足以实现更短开关时间从而减少开关损耗的小尺寸硅片。目前存在输入电压接近输出电压的其它 POL 应用,这些应用会产生更高的占空比。在这些情况中,这两种器件均需要采用尺寸非常小的硅片。因此,对于给定的工艺技术、MOSFET 单元密度以及硅片的特定可用面积而言,最佳方式是相应地调节高端开关与低端开关的尺寸。

  图 3a 显示了具有 12V 输入电压和 1.5V 输出电压的同步降压转换器分析,以及效率如何随着高端与低端 MOSFET 之间芯片尺寸比率的不同而变化,其中 x 轴针对特定总面积的硅片比率。在这种情况下,芯片尺寸比率是在被标准化成低端器件硅片时加以定义的。当芯片比率增加时,开关损耗显著增加,而效率逐渐降低。当芯片比率降低时,传导损耗通常会使效率降低。对于这种情况,在效率方面最佳的高端与低端硅片比率为 0.5:1.0。图 3b 显示了对相同总硅片面积的相同分析,但采用了 20V 的更高输入电压水平。在这种情况下,高端与低端硅片面积的理想比率为 0.3:1.0。了解这一点后,便可针对相应的电流水平最大程度地增加低端硅片面积,然后相应地调节高端器件的面积。对于高占空比的应用,例如输入电压较低的 POL 转换器,理想的芯片比率为 1.0:1.0。

  因此,通过针对特定应用调整硅片的大小可获得极高效的 POL 转换器。图 4 和图 5 分别显示了可实现低占空比和中等占空比的两种不同集成器件的效率。


  日益增加的功率密度

  对尺寸更小的转换器以及更高功率密度的需求补充了高效 POL 转换器的需求。前者的目标可利用高转换频率来实现,从而可缩小无源元件的尺寸。另一个实用战略是将 MOSFET 与 MOSFET 驱动器(图 6)相集成,这可减小总占地面积以及降低寄生电感。图中显示了对于等效额定功率,通过集成可将 PCB 面积缩减 60%[1]。

  更低的寄生电感可使设计人员以高开关频率运行,并且不会对效率或开关瞬态产生任何重大影响。表 1 中显示了这些产品的两个示例。

  结语

  在为 POL 转换器选择 MOSFET 时需要考虑多种因素;这些包括输入电压、负载电流、输出电压、开关频率及尺寸。但对于任何分配的电压水平均可通过处理电路来提高效率。在选择电压水平方面没有标准,但或许当对 3.3V 负载的需求减少时,中间电压将会提高。表 2 列出了四相解决方案的总损耗,并且显示了出现这种情况的原因:如按照分析方程2所确定的,与使用 3.3V 总线相比,使用 5V 总线时 40A 负载的损耗实际上更小。■

  参考文献:

  1.  “为电信及数据通信应用优化的特定应用 MOSFET”,作者 John Lee, Power Systems World,Power Electronics Technology,马里兰巴尔的摩,2005 年 10 月。

  2.  “通过使驱动器符合特定 MOSFET 栅极要求以提高功率 MOSFET 的性能”,作者 Jess Brown、Derek Koonce、Jasper Hou,德国纽伦堡,PCIM 2003 年。



关键词: POL MOSFET

评论


相关推荐

技术专区

关闭