新闻中心

EEPW首页 > 嵌入式系统 > 新品快递 > 意法半导体(ST)发布DOCSIS 3.1芯片组解决方案

意法半导体(ST)发布DOCSIS 3.1芯片组解决方案

作者:时间:2015-08-18来源:电子产品世界收藏

  横跨多重电子应用领域、全球领先的半导体供应商(STMicroelectronics,简称ST)发布STiD325的DOCSIS3.1芯片组。新产品适用于宽带CPE电缆调制解调器、嵌入式多媒体终端适配器(eMTA, embedded Media Terminal Adapters)和数据网关,如果连接机顶盒芯片组,还可用于视频网关(Video Gateway)。

本文引用地址:http://www.eepw.com.cn/article/278916.htm

  3.1由有线电视产业联盟CableLabs®开发设计,利用OFDM多载波调制配合低密度奇偶校验正向纠错方法(Forward Error Correction)提高频谱效率,为现有的光纤同轴电缆混合网络(HFC, Hybrid Fiber-Coax)开启千兆位数据传输时代。

  事业部副总裁兼消费电子产品部总经理Philippe Notton表示:“我们的创新平台架构为3.1的首次商用部署项目做好了充足准备,有助于实现将巴塞罗那(STiD325)打造成有线电视产业参考产品的这一目标。作为数千兆位电缆网关的独立芯片组,或与Monaco系统芯片集成,用于超高清(UltraHD)视频媒体网关,为用户提供一套整体解决方案,加快应用设计。”

  巴塞罗那(Barcelona)与3.1技术规范完全兼容,包括:

  · 2条OFDM 196 MHz下行信道;

  · 32条单载波DOCSIS 3.0 QAM[4]下行信道;

  · 2个96 MHz OFDM-A上行信道;

  · 8条单载波DOCSIS 3.0 QAM上行信道;

  意法半导体开发DOCSIS技术的历史悠久,不仅为DOCSIS标准开发提供资源,亦参与了所有的验收测试及交互测试项目。作为意法半导体参与产业标准化的价值体现,巴塞罗那早期平台在年初全球首个端对端(end-to-end)DOCSIS 3.1现场测试中运行成功。

  以经济实惠的价格实现卓越的性能为设计目标,巴塞罗那提供多种强大的技术功能:

  · 性能极高,采用64位ARM®多核CPU,处理速度高于10K DMIPS,每个端口均可支持线路速率(line-rate)联网,为路由器及交换机(switching)提供硬件加速功能,以协助多系统运营商(MSO, Multiple System Operators)构建面向未来的客户端平台,为现场启用新业务预留更充裕的性能空间;

  · 向下兼容32 x 8条DOCSIS 3.0上下行通道,让用户以实惠的价格顺利升级到DOCSIS 3.1;

  · 灵活的架构,有助于独立的软件开发升级,协议间耦合最小化,引入新功能,如家庭安全监控及家庭自动化,同时支持各种Wi-Fi配置;

  · 28nm FD-SOI半导体制造工艺,在各种运行条件下均能够提供出色的能效,包括无风扇设计,以及高能效射频及模拟电路集成。

  巴塞罗那(STiD325)样片已开始提供给主要客户,内置预集成的RDK-B软件,包括DOCSIS及Packet-Cable协议栈。欲了解更多STiD325芯片组产品及技术相关信息,请联系意法半导体当地分公司。



关键词: 意法半导体 DOCSIS

评论


相关推荐

技术专区

关闭