为什么硬件设计容易软件难？

　　或许是我个人对于硬体的偏见吧!但根据我多年来的观察，在嵌入式领域的硬体设计一向比软体设计更简单。我在此所指的主要是指数位硬体设计，它能利用具有清楚定义输入与输出的逻辑模组。几年前，你只需利用几个LSI(大规模整合)与MSI(中等规模整合)元件，加上一些记忆体，然后连接在印刷电路板(PCB)上即可。这种硬体设计(至今仍然)是非常简单的。

　　如今，你可能会使用FPGA、记忆体，甚至一颗MCU。你还会用到一、两个电源模组与连接器，以便连接到其他板卡或机箱。你甚至还可能利用一款无线周边元件或一颗类比数位转换器(ADC)。

　　无论如何，这些都是非常明确定义的“模组”，具有标准的介面与汇流排。即使是FPGA，你也只是用了相同的设计手法——除非你得将几个预定义的功能(IP核心)连接至标准的汇流排、记忆体以及几个固定功能的周边。

　　这样的设计模式相当简单，而且已经成功实现数十年了。只需连接一些明确定义的高性能模组(但我们在元件或IP核心中整合的功能越多，这些模组也越变越大)，就可以创造出所需的系统或子系统。一个搭载FPGA以及标准元件与连接器的典型电路板案例是Diligent Inc.针对Xilinx Zynq SoC FPGA系列推出的Zybo开发套件。

　　硬体设计并不难

　　然而，当你必须为MCU或FPGA编写软体时，最棘手部份才算开始。硬体设计人员解决问题的方式可能是先问：“哪里有明确定义的模组可让我用来打造软体设计?”

　　我们会期待有高性能模组所用的介面、预先定义的记忆体模组来保存各种结构、图表与初始化向量。有许多时候，硬体模组能够轻松地利用参数与初始化暂存器加以客制化。但专为通用演算法与结构所用的客制化编码模组在哪里呢?

　　现在，我们也许能幸运地找到马达控制演算法或一些相当高阶的数位讯号处理功能，但拥有无缝连接主模组的通用介面或记忆体缓冲结构的机会有多大?也许目前有许多驱动器可用于连接至UART或乙太网路(Ethernet)埠等介面元件，但那些通常只是较低阶的功能，主要在于使其易于控制MCU或FPGA上的硬体。

　　所以，我认为嵌入式软体十分复杂，因为共同设计“流程”必须从头开始打造。嵌入式软体设计并不容许直接套用硬体的设计“流程”——像硬体世界一样提供一连串具有通用“汇流排”的标准软体“元件”选择。

　　但我经常只是想编写几个控制部份，可能再加上一种“特殊配方”的演算法。

　　数位硬体领域可以采用这种模组化的方式，为什么在软体设计时却不能?