最大程度扩大无线电动态范围的方法

　　请注意，如果您希望将所需信号加上干扰信号进行数字转换以滤除数字域中的干扰信号，此带宽可能比信号带宽更宽。幸运的是，您可以通过对输入信号过采样来提高ADC的噪声系数。在这种情况下，计算噪声系数的等式将变为

　　NF = PFS+ 174 dBm – SNR – 10 log10 B – 10 log10 [fs/2B],

　　其中，fs是采样时钟，B仍然是信号带宽(或要进行数字处理的带宽)。一些IF采样ADC(如AD9874和AD9864)会在带通-架构中使 用过采样和噪声整形。这些ADC实际上是完整的IF子系统 – 接受IF输入并提供接近100 dB的SNR，以及在输出时抽取的16或24位I和Q数据。

　　过采样并不是改善ADC噪声系数的唯一途径。您也可以使用变压器在“无噪声”增益下提高ADC的输入电压。

　　表1. 应用“无噪声”电压增益可以提高性能 –但不会使ADC过驱!

　　您需要完成的最后一个端计算是针对转换时钟的。具有(或缺乏)生成低抖动时钟的能力是针对高动态范围的接收器未在天线中放置ADC的原因所在， 我们将在下面对此进行介绍。计算ADC理论上的SNR(作为时钟抖动的函数)的等式为SNR = 20 log10[1/(2ftj)]，其中f是正在采样的频率(以Hz为单位)以及tj是时钟抖动(以秒为单位)。或者，给定所需的SNR(以dB为单位)和最大输入频率f (以Hz为单位)，tj= 1/(2f10[SNR/20])。

　　例如，在进行IF采样时，如果您希望在IF为240 MHz时对20 MHz宽的信号采样，则频率最高的采样元件将是IF加上信号带宽的一半(或250 MHz)。SNR为80 dB，最大输入频率为250 MHz时，可通过求解得出最大时钟抖动为63.66 fs。您可以仿真PLL/VCO的性能，并使用ADISIMPLL和ADISIMCLK等免费工具计算各类环路滤波器以及电路配置的抖动。借助这些工具， 您可以优化环路滤波器的设计以获得最佳相位噪声，进而最大程度地减少抖动，这种做法的代价是会增加滤波器的建立时间，但这对高速ADC的固定频率时钟来说 通常不是问题。

　　到目前为止，我们已经回顾了一些旨在最大程度地扩大软件定义无线电的动态范围的电路元件、计算和仿真工具，并重点关注ADC的性能和频率规划。由于篇幅限制，我们略去了增益和增益分布对失真的影响这一主题，但可在日后再对其进行介绍。