新闻中心

EEPW首页 > 模拟技术 > 设计应用 > C波段宽带捷变频率综合器设计

C波段宽带捷变频率综合器设计

作者:张子轩 彭浩时间:2014-09-25来源:电子产品世界收藏
编者按:  摘要:本文介绍了一种C波段宽带捷变频率综合器的设计方法,采用直接数字频率合成器(DDS)实现频率捷变,采用倍频链路扩展输出带宽,通过与锁相环(PLL)合成产生的本振信号混频将输出频率搬移到C波段。论述了DDS时钟电路、倍频链路以及混频部分的设计方法,并给出了达到的主要技术指标和测试结果。   引言   频率合成器是现代通讯系统必不可少的关键电路, 是电子系统的主要信号源,是决定电子系统性能的关键设备。随着系统对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高,高稳定、低相位噪声、

  2.1 信号输出

本文引用地址:http://www.eepw.com.cn/article/263364.htm

  本文采用ADI公司的高性能芯片AD9858。芯片AD9858具有频率转换时间短,输出频带宽的优点,能够满足对低相位噪声、低杂散噪声、快速频率切换以及宽带线性扫描的要求。参考AD9858产品手册并结合系统要求输出频段考虑,本设计中采用AD9858输出128.125MHz~183.375MHz频段,该段频谱杂散指标较小,经过4倍频后能达到系统输出的带宽。

  DDS输出信号的质量取决于参考时钟信号的性能。从追求频率的性能角度,应选用高性能的晶振通过倍频产生DDS时钟。但考虑到晶振倍频电路较复杂且本系统对频率的相位噪声指标没有过高的要求,AD9858的时钟信号通过锁相环电路锁定输出1GHz产生,如图2所示。锁相环电路采用ADF4351芯片,该芯片集成了VCO和,其基准时钟由100MHz高稳定度晶体振荡器提供,环路滤波器由ADIsim软件进行仿真设计。

  DDS通过单片机控制,产生的1GHz作为工作时钟信号,输出信号频率128.125MHz~183.375MHz。为了抑制DDS输出的杂散,在其输出后加入6阶反切比雪夫模型的低通滤波器,经过调试后带内平坦度较好,输出经过放大器以及π衰来调节功率后进入后端倍频链路。

  2.2 DDS倍频链路

  DDS输出信号范围128.125MHz~183.375MHz,经过2次的二倍频产生512.5~737.5MHz的信号。为保证输出信号的杂散指标,每次倍频后需通过带通滤波器滤除基波和谐波信号。此外由于倍频器采用的倍频器均为无源倍频器,存在较大倍频损耗,所以每次倍频后需要通过放大器将信号功率放大。信号通过放大器也会产生谐波,所以在每级放大器也应设计滤波器滤除谐波保证杂散指标。

  二倍频器采用AMK-2-13+,其输入频率范围为10MHz~500MHz,输出频率为20MHz~1000MHz,变频损耗为11.4dB。第一级倍频时,对基波128.125MHz~183.375MHz抑制度为43dBc左右,对三次谐波的抑制度为59dBc,对四次谐波的抑制度为15dBc左右。通过反切比雪夫模型搭建的带通滤波器对其谐波进行进一步抑制,出来的信号再通过放大器和π衰调节功率后,滤波进入下一级倍频。第二级倍频时,AMK-2-13+对基波256.25MHz~366.75MHz抑制度为36dBc,对其三次谐波的抑制度为47dBc,对其四次谐波的抑制度为16dBc。倍频后信号采用Mini公司的滤波器芯片进行滤波,再通过放大器调节功率。

  2.3 混频本振信号的产生

  本设计PLL产生的4个点频源分别是6.0GHz、6.075GHz、6.15GHz、6.225GHz,用作最后上变频的本振信号。4个锁相环电路均采用ADI公司的ADF4108锁相环芯片,使用ADIsimPLL软件对锁相环路中的环路滤波器进行仿真设计。VCO选择Hittite公司的HMC358MS8G芯片,其输出功率+11dBm,相噪-110dBc/Hz @100kHz。

  2.4 混频输出

  DDS倍频后输出的信号分别进入混频器与PLL产生的四个固定频点本振进行上变频。混频器采用基于GaAs工艺的双平衡混频器HMC220MS8,其中频工作范围为DC~4GHz,本振在5GHz~10GHz内时变频损耗为7dB,它本振到射频的隔离度为25dB,本振到中频的隔离度为28dB,输入1dB压缩点为8dBm左右。经过上变频后需要通过带通滤波器将混频产生的各项谐波以及泄露到射频段的本振信号滤除。带通滤波器选择采用定制的腔体滤波器,因其性能稳定可靠,带内幅频特性平坦,插入损耗小,带外抑制度高,可用于较大功率,能更好地滤除带外干扰信号,保证最终的频率输出低杂散。

  3 实物图以及测试结果

  本设计实物电路采用微波多层印制板电路结构,合理布局,将4路混频输出端分别布在了四个边角上,最大限度地减少了输出信号间的相互串扰。在整块电路板上采用多点,大面积就近接地,以避免地线上形成干扰。PCB板上每个引脚出都加了去耦电容以加强电路的抗噪性能。

混频器相关文章:混频器原理
锁相环相关文章:锁相环原理


评论


相关推荐

技术专区

关闭