基于FPGA的数字核脉冲分析器硬件设计

　　3.3接口电路设计

　　采用了LVDS和RS485两种长距离数据传输接口，用于实现核能谱数据的远程传输。LVDS即低电压差分信号，是一种可以实现点对点或一点对多点的连接，具有低功耗，低误码率，低串扰，低噪声和低辐射等特点。LVDS在对信号完整性、地抖动及共模特性要求较高的系统中得到了越来越广泛的应用。图3为低电压、最高数据传输速率为655 Mb/s的LVDS接口电路。

　　图3 LVDS长距离接受发送电路

　　在高速通信状态下，其通信距离可达到几百米。而RS 485接口采用平衡驱动器和差分接收器的组合，有很强的抗共模干扰能力和抗噪声干扰能力。其最大的通信距离约为1 219 m，最大传输速度为10 Mb/s，传输速率与传输距离成反比，在100 Kb/s以下的传输速率下，可以达到最大的通信距离。

　　3.4电源电路

　　稳压电源通常有两类：线性稳压电源和开关稳压电源。开关电源的功率调整开关晶体管工作在开关状态，极易产生严重的开关干扰，若采用开关稳压电源，这些干扰将严重地影响数字多道分析器的正常工作，降低A/D转换精度。所以本文采用线性稳压电源为各功能模块供电。线性稳压电源的优点是输出电压比输入电压低，反应速度快，输出波纹较小，工作产生的噪声低。

　　本文设计的电源电路其输入电压为9~12 V，输出电压有5 V，3.3 V，2.5 V，1.8 V，1.2 V.线性稳压电路为单端转差分、ADC、FPGA、LVDS等各模块供电。

　　4数字寻峰

　　NaI(Tl)探测器输出信号通过调理电路后进入高速ADC，ADC进行连续高速的采样，然后由FPGA完成数字核脉冲信号的积分、峰值检测、阈值判断等功能[8].由于当核能谱达到峰值时，其一阶导数为0，据此可在连续的输入信号中找到各核脉冲的峰值，并将该峰值对应道址的计数值加1，从而形成核能谱。为提高寻峰效率，寻峰之前需要对离散脉冲信号进行阈值判断，对幅值低于阈值下限的信号不进行寻峰处理，可大大减少参与寻峰的离散核脉冲信号。

　　5功能测试

　　利用Borland C++集成开发环境开发了谱数据处理上位机软件，软件实现了能谱显示、能谱数据管理、系统参数设置、RS 485通信等功能。图4是本文设计的数字多道分析器分析137CS得到的1 024道能谱，其能量分辨率接近8%.

　　图4 数字多道分析器实测

　　6结语

　　本文提出了一种基于FPGA的数字核脉冲分析器硬件设计方案。该方案在单片FPGA中实现了多道脉冲幅度的数字分析功能，通过软件功能仿真和实际运行，说明了数字多道脉冲幅度分析器硬件设计的可行性，将FPGA应用到数字能谱测量系统能充分发挥其并行处理优势，并能有效降低硬件电路设计的复杂度。