新闻中心

EEPW首页 > 测试测量 > 设计应用 > 串行数据测试中的CDR

串行数据测试中的CDR

作者:时间:2012-04-12来源:网络收藏

如下图8所示,在力科SDA中,集成了FC Golden, PCIe Gen1, PCIe Gen2, DVI, FBDIMM, USB3.0和Custom多种PLL参数设置,测量时根据待测试信号的类型选择合适的设置。


综上所述,正确设置示波器的参数是测量眼图和抖动的关键,测试人员需要参考串行数据规范或仪器厂商的操作文档,才能保证测量的准确性和有效性。


参考文献
1, Fibre Channel – Method Jitter and Signal Quality Specification – MJSQ, T11.2/Project 1315-DT/Rev 14.1, June 5, 2005.
2, Mike Peng Li, "Jitter, Noise, and Signal Integrity at High-speed".


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭