Mentor率先推出第三代验证平台EVP

　　Veloce OS3 和 Mentor VIP将企业仿真变成一个世界级的高性能资源数据中心

　　为了提升企业在硬件加速器上的投资，并使之成为真正的企业级验证资源，硬件加速器仿真必须进行从以项目为导向的工程实验工具转变成以数据中心为主体的全球性资源的改革。改革的第一步是要消除内置在线仿真(ICE)缠结的线路、速度适配器和实体设备，而用虚拟设备替代它们。 Veloce OS3 VirtuaLAB外围设备是立即可重配的,可支持多个项目，并能迅速切换优先项目。重新配置是可以实现的，因为VirtuaLAB的主机是标准的数据中心计算机，而不是专有的硬件设施。

照片：Mentor的Veloce是一组大型机器，在空调房中工作。

　　OS3企业服务器能够有效地管理全球硬件仿真加速器资源，并将其导入商业队列管理器中，形成一个单一的高容量实体。企业服务器决定着每项工作的优先顺序，能够立即暂停低优先级的工作，转而为高优先级的工作服务。

　　Veloce OS3还能为硬件加速器添加先进的验证功能，包括PSL/SystemVerilog断言，功能覆盖率和低功耗的UPF。这使得高性能的覆盖率收敛流程和运行应用程序软件关键的SoC子系统的流片前性能分析成为可能。为了最大程度地复用验证平台，按照UVM/RTL标准，为仿真模式和加速模式专门设计的Mentor验证IP。这些特性使得仿真到硬件加速模式的无缝转换成为现实，在不影响功能的情况下，可比单独的仿真性能提高1000倍。

　　新型Visualizer调试器和软件调试组件

　　有了片上系统 (SoC)设计软件，设计团队就可将大部分的验证时间用于调试。因此，提高从模块到系统的调试效率就变得十分重要。新型Visualizer调试器是一个单一的调试解决方案，与仿真和硬件加速器紧密相连，具备处理当今最大SoC的容量和性能。Visualizer调试器提供了高效的RTL、门级和测试平台的调试，包括自动追踪以快速精确定位出错误的根本原因，协议和事务级调试，一整套自带的UVM和SystemVerilog基于类的调试功能，以及低功耗UPF调试。仿真和硬件加速的交互模式和后仿真模式都具有上述功能 。

　　在具备启动OS的功能后，SoC signoff 解决方案才得以完善。软件调试操作系统时往往需要比较多的思考时间，而硬件加速器处于空闲状态。OS3将思考时间转移到Codelink® 工具上，Codelink® 工具可以支持多达10倍于通过单用户JTAG调试的工程师的数量，并且回放软件执行的速度高达100MHz。利用OS3，硬件加速器可以全速执行一个又一个任务而软件进行离线调试。所有这些功能结合在一起，能够在设计周期中最大程度地提高调试效率并尽可能早地启动OS。

　　小结

　　EVP实际上就是把虚拟原型、架构分析和软硬件加速仿真结合在一起，使从最初的设计创意、硅片制造到成品的整个过程，均从基本验证引擎中提取出来。