一种使用Cadence PI对PCB电源完整性的分析方法

2.2 电源完整性仿真

2.2.1 单节点仿真，分析验证并优化电容选择

在单节点仿真中，忽略电源系统中各元件实际的物理连接，假设电源调压模块VRM、仿真激励源、电流源和所有电容都并联在一起，单结点仿真可以得到维持目标阻抗所需要的电容。VDD_ARM电源网络单节点仿真结果如图1所示，所有电容有效时(下面曲线)和所有电容无效(上面曲线)电源分配系统的阻抗，目标阻抗(中间直线)。最后选择0603贴片封装，150 pF电容4个，390 pF电容3个，0.1μF电容3个，4.7μF电容2个。

2.2.2 多节点仿真，放置去耦电容优化布局

由于单节点仿真没有考虑去耦电容的布局，为了获得更精确的结果，考虑噪声源和去耦电容的放置位置，在全频率范围内进行多节点仿真。在多节点仿真时，Cadence PI根据用户定义将电源平面分隔成多个网格，并对每一个网格进行建模，然后将放置的去耦电容、电压调节模块VRM和噪声源与具体的网格点连接起来，产生每一个节点的频率-阻抗仿真波形。

为获得较高的精确度，网格尺寸大小必须大于系统最高频率对应波长的1/10。波长计算如式(3)：

本系统最高频率为667 MHz，电路板材料是FR-4，介电常数为εr=4.5。由式(3)计算得到λ为212.033 mm。VDD_ARM电源平面为80 mm×70 mm，选择44可精确分析，为了便于分析，本文选择88的网格。放置电容时，电容的有效去耦半径是一个比较重要的参数，根据经验数据，这一半径在实际应用中的取值最好小于λ/50。不断进行多节点仿真，使得所摆放的电容数目最小化。图2为VDD_ARM/地平面对多节点的仿真结果。从结果可知，在放置相应的去耦电容之后，除极个别点外，平面阻抗在小于710 MHz的范围内都是小于目标阻抗的，而ARM11核心系统的最高时钟频率为667MHz，因此此次去耦电容的布局完全满足要求。

2.2.3 电源平面静态IR-Drop直流压降分析

芯片要正常工作需将供电电压限定在允许的波动范围之内。电源波动是由DC损耗和AC噪声两部分造成的，直流压降DC IR-Drop是产生DC损耗的主要原因。静态IR-Drop直流压降主要与金属连线的宽度及所用层、该路径所流过的电流大小、过孔的个数和位置有关。在Cadence PI中设置电源供给管脚和灌电流后，对布局布线完成后的ARM11核心供电电压网络VDD_ARM进行直流压降分析，当ARM11核心系统工作频率为667 MHz时，其1.2 V的直流电压的允许波动幅度为+/-0.05 V。Cadence PI仿真软件计算出VDD_ARM网络电压梯度，其中Drop的最大值为0.013 V，小于允许波动的幅度为+/-0.05 V，完全满足S3C6410工作电压要求，可以保证系统工作的稳定性。

2.2.4 电源平面电流密度分析

当电源平面上过孔过多或者分布不合理时，会出现电流流过狭窄区域，从而造成该区域电流密度过大。电源平面上最大的电流密度区域称之为热点，热点有可能会导致严重的热稳定性问题，因此要合理地设计过孔，使板的电流密度分布均匀，避免在关键芯片和高速走线附近出现热点。图3为VDD_ARM网络电流密度分布，图中标注点为该平面热点，其位置周围为一块空白区域，平面其他部分电流密度较均匀。

3 PCB电源完整性测试

在第1版PCB中，没有利用Cadence PI分析，只是根据经验放置了一些去耦电容。在调试时，发现高速数字信号的波形不好，有时会有误码。在第2版中，通过Cadence PI进行分析，对去耦电容的数值数量和位置，部分原件的布局布线进行了调整。

利用动态电子负载模拟高速电子线路中多芯片同时切换时所造成的系统供电电流的高速周期性突变，对ARM11核心系统的PCB板搭建如图4所示的测试平台，分别对第1版安装了去耦电容PCB，第2板没安装去耦电容和第2板安装了去耦电容的VDD_ARM/地电源平面对进行测试。

开关电源1.2 V为电源平面提供0_2～0.8A左右的输出电流，动态负载在恒压的情况下，输出阻抗周期变化，电流幅度可完成同周期的0.2～0.8 A的跳变，测试数据如表1。从数据可看出经过Cadence PI分析后生产的第2版PCB的电源完整性得到较大幅度的改善。

4 结论

经过Cadence PI的仿真分析后，制作出ARM11核心系统PCB板，通过电路实际测量，发现各电源分配系统均能很好工作，与仿真结果基本一致。随着系统频率高速增加，电源分配系统复杂化，工程生产成本和周期的严格控制，在设计电子系统时，于系统层面进行电源完整性仿真分析、模拟真实系统的行为，对提高设计效率、减少设计误差很有必要。