基于Xilinx Virtex-6的高速DMA读写设计

2.3 PCI Express中断控制

当DMA写结束，即dma_wr_done或dma_rd_done其中之一有效时，用户应该通过配置接口cfg_interrupt和cfg_interrupt_assert来提交中断，当核接收到有效中断时将cfg_interrupt_rdy置为有效，表示中断请求被接受。PC通过读DMA中断寄存器从而认领中断事务，响应处理中断后清除中断。用ChipScope捕获的DMA读写完成中断时序，如图4所示。

3 系统性能测试

系统性能测试结果如表1所示。存储器读写DMA数据有效带宽测试为DMA启动到最后一个存储器写TLP或最后一个存储器读完成包，测试数据总量为8 GB。

测试平台：Xilinx ML605开发板(Virtex-6 FPGA);Windows7 64位操作系统，Windriver驱动;PCIExpress链路宽度：X8，PCI Express Core版本：V2.5;MaxPayload Size：128 Bytes;Max Read Request Size：512 Byte;Root Complex Read Completion Boundary：64 Byte。

4 结束语

研究了基于Xilinx PCI Express Core的高速DMA读写设计，适用于现代雷达系统和高速数据采集系统的要求，并具有良好的移植和扩展性。文中给出了DMA设计框图，并对系统各部分进行了分析。系统设计中主要研究了PCI Express Master DMA读写设计及中断控制，并给出了DMA读写和中断控制的采样时序，通过系统性能测试数据，可以看出本文所设计的基于Xilinx PCI Express Core的高速DMA读写可以满足高速信号处理的要求。