新闻中心

EEPW首页 > 设计应用 > 一种基于WM8741的音频解码器研究与设计

一种基于WM8741的音频解码器研究与设计

作者:时间:2010-05-08来源:网络收藏

  3.2数字音频信号接收模块

  CS8416是数字音频信号接收电路的核心。在软件控制方式下,MCU通过SPI或I2C接口没置参数。该方式还可灵活更改内部配置。在无MCU时则通过硬件控制方式改变其特定引脚电平实现控制。由于本系统中无MCU,因此采用硬件控制方式。在SDOUT引脚上用一只47kΩ电阻下拉至地即可,且引脚AUDIO、RCBL、U、C等不能悬空,必须通过一只47kΩ电阻上拉至高电平或下拉至低电平,以便系统复位后,CS8416通过检测这些引脚电平决定其工作状态。表1为该系统设计的控制引脚的配置。

  CS8416具有多个可选的音频输入接口。该系统设计是将CS8416的引脚RXSEL1接高电平,引脚RXSEL0接地,选择引脚RXP3作为音频数据输入接口。音频时钟重建通过片上的锁相环(PLL)实现,该锁相环不需要过多地改变外部元件即可在很大范围内锁定输入音频数据中的取样频率Fs。但外接电阻电容组成的滤波电路也会影响其频率变化范围。为了获得一个低抖动的重建时钟,外接滤波器的电阻电容值如图2所示。

  3.3数模转换模块

  WM874l的I2S输入接口与CS8416的输出连接时中间加入100Ω电阻进行缓冲,如图2所示。WM874l设定硬件控制模式,即通过特定引脚的上拉或下拉状态决定其工作状态,且所有上拉或下拉的电阻均为10kΩ。该系统设计的控制引脚设置如表2所示。

  WM874l内部的主时钟检测电路自动确定主时钟MCLK与采样时钟LRCLK关系,并确定最终采样速率。尽管允许MCLK有一定的相位延迟和抖动,但设计时也应尽量使MCLK与LRCLK同步。数模转换完成后,引脚VOULP、VOULN输出左声道的差分模拟电压信号,引脚VOURP、VOURN输出右声道的差分模拟电压信号。数字电路部分工作电压为3.3V,模拟部分电源电压为5V。所有电源引脚都连接一只10μF钽电容和一只0.1μF陶瓷电容进行去耦滤波。数字地与模拟地之间通过一个磁珠连接,以减弱干扰。



评论


相关推荐

技术专区

关闭