通用DSP的RISC核心开发单处理器VoIP

　　开发高效率VoIP程式码不仅只是将现有的DSP演算法重新建置在RISC核心。由于DSP功能原本就极为依赖处理器，并且须用组译语言撰写，才能充份发挥硬体功能。因此，除了採用ARM9E系列DSP延伸技术外，VoIP函式皆以人工撰写，以彻底发挥底层ARM9E系列处理器的资源，打造出仅需17MHz的频宽即可建置G.729AB codec的优异系统，同时，G.168/16ms线路迴音消除则仅需15MHz的频宽。

　　目前在专属的DSP处理器上建置语音处理演算法的技术已变得更为简便，因为现今的DSP硬体通常拥有足够的爆发管线处理功能，能够克服一定程度的软体低效率问题。由于DSP透过单一指令同步执行多组作业，因此软体设计师在处理迴圈的序列及时序，或是考量载入资料数量上不需花费太多心思。相较之下，在DSP优化的RISC处理器上建置各种VoIP函式，必须彻底掌握关键的硬体相关议题，如：资料流、迴圈时序、跨迴圈排序以及资料载入的效率等。

　　ARM9E 系列较独特的优点为其32x16 MAC能够处理暂存器中的32位元资料以及两组独立的16位元运算元。除了为许多包含传统16位元运算法的DSP函式运算提供相容的环境外，32x16 MAC架构亦提供最佳化的资料载入效率，能有效利用处理器的暂存器。相较于其它32位元的RISC架构，软体能运用ARM9E系列元件中的32x16 MAC，协助整体资料载入效率提高4倍。

　　RISC建置方案中所需的程式记忆体数量虽然高于传统的DSP，但是单处理器型的ARM9E系列元件所打造的VoIP设计方案却不需要使用大量的晶片内部记忆体支援各项DSP功能。研发业者可运用低成本的记忆体资源，大幅降低单核心ARM926EJ-S处理器建置方案的整体记忆体与功率成本，这些资源包括晶片外部的SRAM搭配较小的晶片内部快取等。举例而言，参考设计方案中的8K位元组指令与资料快取就能为两组标准型VoIP通路提供充裕的处理频宽。