PSD813F1及其接口编程技术

由ＷＳＩ公司研制的新一代可编程微控制器系统外围器件ＰＳＤ８１３Ｆ１芯片，具备完整的在系统可编程（Ｉｎ Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍｍａｂｌｅ)特性。其在系统可编程不仅仅是对程序存储器而言，而是指整个芯片内的所有功能块的配置，而且可对器件的逻辑和功能进行随时组态或重组。该芯片采用模块化设计技术，可集成一个单片机应用系统所需的多个外围模块，如将ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ、ＳＲＡＭ、ＰＬＤ等集成到单一硅片上，为简化微控制器应用系统的设计、缩短产品的开发周期、提高系统的可靠性、降低系统的成本、缩小产品尺寸、增强系统保密性提供了一条捷径。
１ ＰＳＤ８１３Ｆ１PSD813F1芯片的性能特点
ＰＳＤ８１３Ｆ１的内部结构如图１所示。

ＰＳＤ８１３Ｆ１内部集成了可分区段保护的１２８Ｋ字节ＦＬＡＳＨ ＭＥＭ（闪速存储器）和３２Ｋ字节ＥＥＰＲＯＭ，以及掉电时通过切换到备用电源以保持数据的２Ｋ字节ＳＲＡＭ。每一个存储器块可以被用户通过配置定位在不同地址空间。ＦＬＡＳＨ ＭＥＭ分成８个大小相同的块，ＥＥＰＲＯＭ分成４个大小相同的块，以上各块均可被设定成程序空间或数据空间；２Ｋ字节的ＳＲＡＭ存储器可完成数据缓存的功能。
芯片包括４个可编程Ｉ／Ｏ端口，共２７个允许独立配置的端口引脚，端口Ａ、Ｂ和Ｃ为８位，端口Ｄ为３位，端口可设置为ＭＣＵ Ｉ／Ｏ、ＰＬＤ Ｉ／Ｏ、外设Ｉ／Ｏ、地址输入输出、数据端口等不同的配置，而且其中的１６个Ｉ／Ｏ引脚可以设定为ＣＭＯＳ电平或漏极开路工作方式。这些端口的工作方式由数据输入、数据输出、方向、控制、驱动选择等寄存器决定，这些寄存器位于以ＣＳＩＯＰ为基地址的２５６字节空间里，ＣＳＩＯＰ基地址由配置软件决定，不同寄存器具有唯一的相对于ＣＳＩＯＰ基地址的偏移地址，对寄存器的操作可在程序中完成。
ＰＳＤ８１３Ｆ１psd813f1的译码逻辑由内部ＦＬＡＳＨ ＰＬＤ（包括ＦＤＰＬＤ和ＦＧＰＬＤ）实现，具体结构由与阵列组成。ＦＤＰＬＤ为内部功能部件提供地址译码，例如内部的ＦＬＡＳＨ ＭＥＭ、ＥＥＰＲＯＭ、ＳＲＡＭ、寄存器，以及Ｉ／Ｏ端口的选择。ＦＧＰＬＤ用于实现系统逻辑，如状态机功能块和组合逻辑的实现。
ＰＳＤ８１３Ｆ１的加密技术为系统的加密提供了便捷的实现方法，当ＰＳＤ配置寄存器中的保密位被置位时，不允许在器件编程器或通过ＪＴＡＧ端口读器件，当使用ＪＴＡＧ端口时，只有全芯片擦除命令允许，其他命令被阻断。
２ ＪＴＡＧ编程
ＰＳＤ８１３Ｆ１为真正的现场可编程器件，包括芯片的ＰＳＤ配置、ＰＬＤ阵列、ＥＥＰＲＯＭ和ＦＬＡＳＨ ＭＥＭ均能在系统中编程。
基于ＰＳＤ技术的硬件设计方法是采用硬件描述语言来设计复杂的数字逻辑系统，生成符合ＰＳＤ芯片要求、在电路上可行的数字逻辑，通过ＷＳＩ公司提供的ＰＳＤＳＯＦＴ软件包，可生成编程器所需的目标文件（包括程序及系统配置文件），经ＪＴＡＧ接口可下载到芯片中。
端口Ｃ是可复用的端口，可配置成ＪＴＡＧ编程端口，在现场对空白器件进行在系统编程或对已编程器件进行重新编程，而无需使用微控制器。另外，也可以通过微控制器执行来自ＥＥＰＲＯＭ的编程算法，ＦＬＡＳＨ ＭＥＭ也可在系统内被编程。通过执行来自ＦＬＡＳＨ ＭＥＭ的算法，ＥＥＰＲＯＭ也可用同样的方法进行编程。ＰＬＤ逻辑或其他ＰＳＤ８１３Ｆ１配置同样也可通过ＪＴＡＧ口或器件编程器编程。
ＰＳＤ８１３Ｆ１遵守ＩＥＥＥ１１４９．１ ＪＴＡＧＪｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ联合测试行动小组）技术规范的基本内容，支持ＪＴＡＴ接口的ＩＳＣ（Ｉｎ Ｓｙｓｔｅｍ Ｃｏｎｆｉｇｕｒｉｔｉｏｎ在系统配置）规范，允许ＰＳＤ８１３Ｆ１与其他工作于边界扫描方式的器件一起存在于ＪＴＡＧ链中，但不支持该技术规范内定义的边界扫描功能。
标准ＪＴＡＧ采用４个基本信号：ＴＣＫ，ＴＭＳ，ＴＤＩ，ＴＤＯ。其中，ＴＣＫ为同步时钟，ＴＭＳ为ＪＴＡＧ方式选择，ＴＤＩ、ＴＤＯ分别为串行数据输入和串行数据输出。ＷＳＩ公司的ＪＴＡＧ接口除以上４个基本信号外，还附加提供了用于增强功能的ＴＳＴＡＴ和／ＴＥＲＲ信号，其中ＴＳＴＡＴ代表正在进行的当前动作的瞬时状态，／ＴＥＲＲ指示对字节或扇区的编程／擦除是否超时。此外的附加信号为：／ＪＥＮ提供低电平有效的使能输入信号，以便使ＰＳＤ８１３Ｆ１的ＪＴＡＧ功能在端口Ｃ引脚上有效； ／ＲＳＴ复位目标系统，／ＴＲＳＴ复位目标板上的ＪＴＡＧ，ＣＮＴＬ是由用户定义的信号。
３ ＰＳＤ８１３Ｆ１在数据采集系统中的应用
ＰＳＤ８１３Ｆ１可与８位或１６位ＭＣＵ构成一应用系统，本文在此介绍了采用ＰＳＤ８１３Ｆ１与８０Ｃ１９６ＫＣ[２]构成的现场数据采集电路。