HDTV接收机中Viterbi译码器的FPGA实现

高清晰度数字电视HDTV技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国家的科技综合实力，蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用COFDM传输系统以其较强的抗多径干扰性能、易于实现移动接收等优点在HDTV的研究中占有很重要的地位。而COFDM系统中编、解码技术是影响系统性能的一个重要因素。本文正是基于一种最大似然译码--Viterbi VB译码算法思想，从FPGA实现的角度探讨在COFDM系统中内码（收缩卷积码）的解码。

1 设计算法简述

在HDTV地面广播COFDM系统中，所用内码为收缩卷积码，除1/2主码率外，还有2/3、3/4、5/6、7/8码率的卷积编码。在实际的传输信道中，噪声一般是加性高斯白噪声(AWGN)，输入AWGN信道的是二进制信号序列。为了充分利用信道输出信号的信息，提高传输系统译码的可靠性，首先把信道的输出信号量化，将Q电平量化序列输入Viterbi译码器，因此本文采用的VB译码算法为软判决译码算法。

1.1 主码率1/2的卷积码编码

目前，在国际卫星通信和很多通信系统中，(2，1，6)码是首选的使用VB译码的标准卷积码。由于该码能使误码率达到最小，且能克服相位误差，所以在HDTV地面广播COFDM传输系统中，内码采用(2，1，6)码，它的子生成元为(171，133)，均为八进制。对应的生成多项式G D＝1+D+D2+D3+D6 1+D2+D3+D5+D6 df＝10。其编码器的实现框图如图1。
由于(2，1，6)码有64个状态，为直观起见，采用列表的方法来表述它的篱笆图，如表1所示。


1.2 收缩卷积码的实现

为了实现多码率传输，在提高码率的情况下不致使译码器的复杂性增加，在本设计中对(2，1，6)码进行增信删余(Puncctured)。如图1所示，在经上述编码后，对输出码字中的特定位置予以删除。这样可以产生码率为2/3、3/4、5/6、7/8的较高码率的卷积码。

1.3 维特比译码算法简述

Viterbi VB译码算法是一种最大似然译码算法。在收端的译码过程中，根据对接收码元处理方式的不同，分为硬判决和软判决译码。在同一译码算法下，虽然硬判决译码较软判决译码简单而易于实现，但在性能上要损失2～3dB。因此本文的FPGA实现是基于软判决来讨论的。具体算法如下：
(1)从某一时间单位j＝m开始，对进入每一状态的所有长为ｊ段分支的部分路径，计算部分路径度量。对64态的每个状态，挑选并储存一条有最大度量的部分路径及部分度量值作为留选路径。
(2)j增加1，把此时刻进入每一状态的所有分支度量与同这些分支相连的前一时刻的留选路径的度量相加，得到此时刻进入每一状态的留选路径，加以存储并删去其它所有路径。
(3)为了在FPGA 设计中达到较高的时钟速度，本文在判决和输出路径寄存器的信息时，把所有64个路径寄存器的第一段信息元取出，按大数判决准则输出第一段信息元。

2 维特比译码的FPGA实现

本文是在Altera公司推出的Quartus电路仿真环境中，采用AHDL语言和原理图仿真相结合的方法来完成VB译码器的FPGA实现。