基于FPGA的数字视频接口转换器设计

　　由图1可知，系统主要包括DVI接口模块、FPGA模块、存储器模块及Camera Link接口模块。系统的功能流程为：

　　DVI接收器将TMDS信号转换为单端数字信号（包括24为RGB像素信号，行场同步信号，DE信号及像素时钟信号），并将其送给FPGA.经过FPGA相应的信号处理，将视频数据直接输出给Camera Link编码器完成视频接口的转换。其中，FPGA的处理任务主要包括：合理控制外部大容量存储器的读写，实现输入视频信号的帧缓存；实现视频信号的帧频改变、分辨率改变及色度空间转换。测试时，系统使用普通PC机的DVI输出接口作为视频信号源，用标准的Camera Link采集显示系统实时采集转换后的信号，以验证系统功能。

3 系统硬件设计

　　系统的硬件设计主要包括：DVI接口的扩展显示认证数据 （EDID）设计，DVI接口接收电路、Camera Link接口发送电路及FPGA配置电路等FPGA外围电路设计及大容量存储器电路设计。

　　3.1 DVI接口EDI#D设计

　　DVI标准内含视频电子标准协会（VESA）制定的EDID标准及DDC2B协议。DDC2B协议构建于I2 C总线技术，用来读取接收设备所能支持的显示格式等EDID数据。只有接收设备符合DDC2B协议，且接收设备存储有正确的EDID数据时，计算机显卡才 会向接收设备输出TMDS视频信号。

　　系统选用基于DDC2B协议的AT24C02B来存储EDID数据，AT24C02B为256字节EEPROM,可存储EDID 1.2版本或更高版本的EDID数据。EDID结构包括视频分辨率、行场同步信号的时序特征、图像颜色深度、视频宽高比、版本号及设备制造商ID 等多种数据信息。EDTD 数据信息共占128个字节，被正确配置后，使用EEPROM 烧写器将有效数据存储在AT24C02B的前半部分地址空间，便完成了DVI接口的EDID设计。

　　3.2 FPGA外围电路设计

　　FPGA外围电路包括DVI接口接收电路，FPGA 配置电路，Camera Link接口发送电路。DVI接收芯片选用TI公司的TFP401A,Camera Link发送芯片选用国家半导体公司的DS90CR285,均为专用视频编解码芯片，接口电路遵循其参考设计进行开发即可，不再赘述。

　　FPGA为基于SRAM 架构的可编程逻辑器件，其内部功能逻辑在系统掉电时会丢失，因此，其外围配置电路是FPGA正常工作的保证。系统使用外部串行配置芯片（EPCS16）存 储FPGA配置数据，以实现系统上电时的FPGA程序自动加载。FPGA 配置模式设计为主动串行（Active Serial）加JTAG方式，配置电路如图2所示。由图可知，该电路设计简单，通过JTAG接口将sof文件加载到FPGA中，可实现程序的在线调试。 程序调试成功后，通过同一个JTAG接口，可将最终的jic编程文件固化到EPCS16中。

　　3.3 存储器电路设计系统存储器电路由3片SRAM 芯片组成，可实现输入视频信号的帧缓存功能。系统输入的视频信号为XGA （1024×768@60Hz）格式，一帧图像的有效像素个数为1024×768个，而每个数字像素信号为24bits,故一帧视频信号的有效数据总量为 1024×768×24=18Mb.目前市场上，尚无任何一款SRAM、双口RAM 或FIFO芯片能单片满足存储XGA信号一帧图像数据的要求。系统使用三片1M×16bits的SRAM芯片组成存储器模块组，最多可缓存两帧XGA视频 图像。具体电路设计方法为：三片SRAM 的数据总线并行扩展为48位，地址总线和片选等控制信号全部相同，组成1M×48bits的大容量存储器，可满足系统要求。