新闻中心

EEPW首页 > 赛灵思三十周年专题 > MathWorks HDL ta工具新添Xilinx FPGA 硬件验证功能

MathWorks HDL ta工具新添Xilinx FPGA 硬件验证功能

作者:时间:2014-04-10来源:电子产品世界收藏

    日前宣布适用于  开发板且新添了 在环(FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程师们能够在使用Simulink 作为系统级测试台架的同时,以硬件速度验证其设计。

本文引用地址:http://www.eepw.com.cn/article/236308.htm

  EDA Simulator Link 支持 HDL 验证选项全集使用在 MATLAB 和 Simulink 中创建的算法,而 FIL 的引入则进一步补充了这一全集。基于  的验证不仅提供了比 HDL 仿真器高得多的运行时性能,而且增强了算法的实际应用效果。

  主要的产品功能包括以下能力:

  • 使用适用于 Spartan 和 Virtex 类设备的 FPGA 开发板(包括 Virtex-6 ML605 开发板),验证 MATLAB 代码和 Simulink 模型的 HDL 实现。

  • 使用 Mentor Graphics ModelSim、Mentor Graphics Questa 和 Cadence Design Systems Incisive Enterprise Simulator 的协同仿真,验证 MATLAB 代码和 Simulink 模型的 HDL 实现

  • 生成适用于 SystemC 虚拟原型环境的 TLM 2.0 组件。

 

  图注:

  EDA Simulator Link 为  Virtex6 和 Spartan6 FPGA 开发板提供了 FIL 仿真支持



关键词: MathWorks Xilinx FPGA

评论


相关推荐

技术专区

关闭