采用BCDMOS技术的电流模降压型DC-DC转换器功率级设计

当前，数字多媒体、视频广播设备，个人导航设备（PND）、数字/卫星无线电设备、媒体播放器以及便携式医疗和工业设备的使用越来越多, 为这些设备提供电源管理时，常应用具有高转换率的DC-DC转换器。为了减小设备体积和重量，电源模块必须最小化，因此，实现转换器的高转换效率以及高集成度成为一种趋势。考虑到电压控制模式转换器的缺点，更多的系统选择使用电流控制模式DC-DC转换器；同时，BCDMOS技术的发展使得芯片内部集成低导通电阻的功率开关成为可能，内部使用5 V标准CMOS技术成为低成本的解决方案。设计高电压转换成低电压输出的电流模DC-DC 转换器的难点主要集中在转换器的输出级，体现在以下几个方面：(1)功率级小信号建模；(2)芯片内部集成高压功率开关晶体管,以减少外围器件；(3)对于设计电流模式开关转换器，采样电感电流成为一个设计难点；(4)高压功率开关的驱动电路设计。
1 功率级模型
图1给出电流模降压型DC-DC转换器功率级的简单电路结构，其中功率级包括功率开关LDNMOS晶体管、输出LC滤波器，外接肖特基续流二极管、采样电感电流信号及放大模块。

对于电流控制模式降压型DC-DC转换器建模，主要考虑3个因素：(1)理想的电流控制模式转换器只依赖电感的平均电流，电流内环把电感转化成电压控制电流源，因此，在直流或低频处，电感在电压外环中的作用被弱化；(2)调制器的增益依赖调制比较器输入端斜波的有效斜率，每一种工作模式对调制器增益有独立的特征表达式；(3)需要考虑斜波补偿，斜波补偿需要根据采样时的电流值与平均电流值的关系确定。
对于采用固定开关频率，电流模控制降压型DC-DC转换器的功率级建模方式常见有两种：(1)基于平均电流模式的模型，该模型主要特点为把功率级等效为压控电流源[1]，并把功率级等效为单级点系统；(2)基于峰值电流模式和固定斜率补偿所建立的模型，该模型由RIDLEY R.B博士所建立[2]，考虑到了功率级中的高频极点。但对于采用峰值电流模式DC-DC转换器的设计，运用平均电流模式所建立起来的模型误差较大，而Ridley博士所建立的模型过于复杂，在工程上使用不方便。基于以上考虑，本文采用一种新的建模方法来对功率级进行系统设计[3，4]。图2给出了电流模式控制降压型DC-DC转换器功率级的线性模型，该模型的主要特点是把电流环看成功率级的内部反馈。 通过计算分析得到功率级的传输函数为：

由式(1)可知，功率级传输函数包含两个极点和一个零点；与电压模转换器不同，电流模转换器的功率级中两个极点被分离，与电感有关的极点向高频域移动，在直流和低频处，电感在电流模降压型DC-DC中的作用被弱化。

主功率开关晶体管一般选用LDNMOS，主要原因在于N沟道LDMOS晶体管的电子迁移率大于P沟道LDMOS晶体管空穴迁移率，对于相同大小的导通电阻，LDNMOS晶体管的面积仅为LDPMOS晶体管面积的1/2～1/3，本文设计LDNMOS晶体管的导通电阻为0.25 Ω，面积约为0.4 mm2。使用LDNMOS晶体管作为开关时，需要注意两个方面：(1)由于降压型DC-DC转换器的主开关位于电源和输出之间，因此LDNMOS的背栅与源极相连，而不与衬底电位相连，所以，在版图设计时，该LDNMOS背栅下面需要N型埋层（NBL）；(2)在降压型DC-DC转换器中，主开关晶体管使用LDNMOS晶体管，需要有自举电路才能驱动LDNMOS功率晶体管。下面介绍LDNMOS驱动电路设计。
由于前级信号VPWL为0-VDD(5 V)的脉冲宽度调制信号，为了驱动LDNMOS功率开关，脉冲宽度调制信号的电平需要转换为SW-VBOOT；同时，由于LDNMOS有比较大的栅电容，因此，要求LDNMOS前级反相器具有较大的驱动能力。转换器主开关LDNMOS的驱动电路如图4所示，由电平移位电路和反相器链构成。图4中，D1和D2用于钳制结点A、B的电位；当SW为低电平（0）时，二极管D3给自举电容CBOOT充电，而当SW为高电平（VIN）时，D3反向截止；由于结点A、B两点电位最高为VIN，故晶体管MD3、MD4使用高压LDNMOS晶体管；MN1-MNn和MP1-MPn为低压NMOS和PMOS晶体管，其中低压NMOS晶体管的背栅与SW端连接。CBOOT为外接自举电容，典型值为10 nF。

2.2 功率晶体管电流采样及斜波补偿电路
在电流模式控制DC-DC转换器中，占空比大于0.5时，系统容易出现次谐波振荡。为了抑制次谐波振荡，通常在环路中加入斜波补偿电路。
对输出电流进行采样的方式通常使用电阻采样电感的电流，或采样功率晶体管漏级流过的电流，把电流转换成电压，然后与斜波补偿电压求和得到。本设计采用如图5所示电路结构，两个电压转电流（V/I）电路，分别把采样电压信号和斜波补偿电压信号转换成电流信号，通过电阻进行叠加后得到VRAMP：

上式中：M为功率晶体管电流采样比例系数，在本设计中，采样技术如图1所示，电感电流等比例缩小系数M=49倍，并由RSENSE=2Ω电阻转换成电压，通过图5所示的电路把该采样的电压放大，该放大系数设计为R3/R1，2=5倍，电感的峰值电流设定为3.7 A。
3 功率级版图设计
采用该功率级电路的电流模降压型DC-DC转换器在EPISIL 0.8 μm BCDMOS工艺上得到实现。包括功率晶体管，整个芯片面积为1.0 mm×1.5 mm。版图设计时，考虑到开关噪声的影响，内部地线分开布线：分为模拟地、逻辑地以及为版图中各种器件隔离所使用的地电位，该地线与芯片的衬底良好接触，这样单独走线，有利于减小衬底噪声和开关噪声对芯片内部电路的干扰。
4 测试结果
对前面所述功率级设计，应用到电流模降压型DC-DC转换器，采用EPISIL 0.8 μm BCDMOS工艺流片，并对芯片进行测试。测试条件：外接电感4.7 μH，输出电容采用22 μF陶瓷电容，在输入电源电压为12 V，输出电压为3.3 V，输出负载电流为3 A，开关频率为1.0 MHz，测试结果如图6所示。图7给出了输出为3.3 V，在不同输入电源电压下，不同负载的效率曲线。表1给出整个芯片的性能。

本文采用0.8 μm BCDMOS工艺技术设计电流模降压型DC-DC转换器功率级。该功率级设计包括功率级建模，功率晶体管驱动电路，内置电流采样及斜波补偿电路。该功率级电路已经应用于DC-DC转换器中，测试结果表明：在转换器输入电压为12 V、输出3.3 V时，输出电流为3 A，其转换效率可以达到92%。