新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > DS-SS接收机全数字AGC的FPGA实现

DS-SS接收机全数字AGC的FPGA实现

作者:时间:2008-12-25来源:网络收藏

  2 仿真试验和结果

  该型DS-SS通信系统的伪码采用Gold码,码率为1.023MHz,码周期为1ms。依据输入信号形式和外部的结构,利用微型计算机进行仿真,下面给出部分仿真结果。

  计数器计数时间对占空比计算的准确性有影响。取射频前端工作在其动态范围内的飞速,计数器分别采用1ms、3ms和5ms计数时间对MAG输出端高电平进行计数。仿真表明,采用5ms计数时间对MAG高电平计数来估计占空比,与理论上的占空比(33.3%)完全吻合,1ms和3ms计数时间估计的占空比不能正确反映占空比的变化,因此会影响对当前输出信号幅度的估计。所以外部的计数器取计数时间为5ms(或更长)。

  假设发射机载体由远及近匀速飞行,速度为60m/s仿真中取飞行距离为150m~10m为例,利用系统工作参数建立接收信号数字模型,仿真外部AGC的调整过程。取AGC计数时间为5ms,低通滤波器系数为α=0.95,增益ψ=0.01,AGC环路调整过程见图4。

  从图4中可以看出,发射机在远程距离时,只要输出中频连续信号幅度不超过正常值,此时数控衰减器衰减量为零,由射频前端的AGC保护输入信号幅度的恒定。一旦中频连续信号幅度超过射频前端的AGC动态范围,则外部AGC开始起作用,通过增大数控衰减器的衰减量保证输入信号落入射频前端的动态范围之内,最终中频信号幅度收敛在正常幅度上,而不加外部AGC的输出幅度逐步增大。因此所设计的外部AGC可以保证输出中频信号SGN和MAG占空比恒定,即能保证中频输出信号幅度恒定。

  在某航天器扩频通信接收机实现中,全数字外部AGC采用Xilinx公司的Vitrex-II系列XC2v1000实现。利用的可编程性,大大方便了硬件的修改和调试。外部AGC扩展了接收机的动态范围,使接收机的工作性能得到提高。另外,采用全数字AGC设计,避开D/A、放大器等部件,有利于简化系统设计、降低调试难度和提高系统稳定性。实际应用表明:在系统参数选择合适的情况下,该全数字外部AGC可以提高扩频接收机的动态范围,满足大动态工作范围的要求。


上一页 1 2 3 4 5 6 下一页

关键词: AGC FPGA

评论


相关推荐

技术专区

关闭